MyFPGA Forum

 找回密码
 注册
搜索
收藏本版 |订阅

Verilog/VHDL HDL 今日: 0|主题: 52|排名: 138 

作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 预览 友晶论坛导航(资料、问题解答、课程开设、专题讨论...) attach_img digest Doreen 2021-4-22 08924 Doreen 2021-10-31 11:57
  版块主题   
预览 【FAQ】标准的VGA参数表 VGA timing Doreen 2021-5-10 0857 Doreen 2021-5-10 17:33
预览 如何在FPGA中实现三态缓冲器? attach_img wyzhou 2021-4-13 01403 wyzhou 2021-4-13 11:10
预览 初学者,流水灯问题,请教 新人帖 odbc1230 2017-10-23 02150 odbc1230 2017-10-23 22:24
预览 Verilog访问片外sdram de1-soc 2016-12-28 32073 de1-soc 2017-1-5 10:08
预览 介绍几本学语言的书 丁丁 2010-4-22 66176 8deug7r 2015-5-30 14:39
预览 【SystemVerilog IEEE Std 1800-2007】668页 attachment huguangheng 2010-4-25 68170 ibwnd 2015-4-10 17:25
预览 【转载】SDRAM控制器软核的Verilog设计 yqzhang 2010-3-13 118350 臧子涵 2014-3-23 13:00
预览 RTL Simulation & Gate level simulation 魷魚 2013-12-4 03271 魷魚 2013-12-4 19:47
预览 新手,求解一段verilog代码 flyriz 2012-9-18 03369 flyriz 2012-9-18 13:58
预览 请问高手 Verilog 中引用 VHDL原件? keyway 2012-9-5 03219 keyway 2012-9-5 17:44
预览 请问高手 Verilog 中引用 VHDL原件? keyway 2012-9-5 03083 keyway 2012-9-5 12:16
预览 《I2C总线接口技术的应用》 attachment hanlinfeixue 2012-8-27 13530 Frank 2012-8-28 09:05
预览 SD,初步读写成功!大家分享!!当然了SD模式  ...2 jiayanfu 2010-5-18 3013909 yyangkkaiffeng 2012-8-5 23:25
预览 求助,想做一個乘法的component hounam01 2012-4-15 03768 hounam01 2012-4-15 23:31
预览 时序式设计出来的实例 : (DE2 实际看结果) Pocahontas 2010-4-7 26889 junjieli 2012-3-23 23:15
预览 求助Modelsim仿真问题 3539591 2012-3-12 95564 tingtang 2012-3-14 20:37
预览 大道至简1:verilog实现i2c协议 tingtang 2011-9-17 65877 tingtang 2012-3-7 10:38
预览 请问:怎么对SD卡IP核进行时序仿真 attachment 3539591 2012-2-14 13912 tingtang 2012-2-21 11:41
预览 DE系列的sdram verilog代码Q&A tingtang 2011-10-14 04166 tingtang 2011-10-14 13:09
预览 VHDL 描述的自较验测试的简单例子 Pocahontas 2010-3-3 15912 jklm164 2011-7-28 14:13
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册
验证码 换一个

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2022-8-18 01:32 , Processed in 0.026532 second(s), 11 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

返回顶部 返回版块