MyFPGA Forum»论坛首页 › FPGA技术汇› FPGA设计基础› Verilog/VHDL HDL

Verilog/VHDL HDL 今日: 0|主题: 52|排名: 141

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

隐藏置顶帖预览友晶论坛导航（资料、问题解答、课程开设、专题讨论...）	Doreen 2021-4-22	118562	Isaac1022 2023-8-14 12:19
版块主题
预览【FAQ】标准的VGA参数表 VGA timing	Doreen 2021-5-10	01724	Doreen 2021-5-10 17:33
预览如何在FPGA中实现三态缓冲器？	wyzhou 2021-4-13	02398	wyzhou 2021-4-13 11:10
预览初学者，流水灯问题，请教	odbc1230 2017-10-23	02983	odbc1230 2017-10-23 22:24
预览 Verilog访问片外sdram	de1-soc 2016-12-28	32834	de1-soc 2017-1-5 10:08
预览介绍几本学语言的书	丁丁 2010-4-22	67453	8deug7r 2015-5-30 14:39
预览【SystemVerilog IEEE Std 1800-2007】668页	huguangheng 2010-4-25	69006	ibwnd 2015-4-10 17:25
预览【转载】SDRAM控制器软核的Verilog设计	yqzhang 2010-3-13	119606	臧子涵 2014-3-23 13:00
预览 RTL Simulation & Gate level simulation	魷魚 2013-12-4	04055	魷魚 2013-12-4 19:47
预览新手，求解一段verilog代码	flyriz 2012-9-18	04360	flyriz 2012-9-18 13:58
预览请问高手 Verilog 中引用 VHDL原件?	keyway 2012-9-5	03819	keyway 2012-9-5 17:44
预览请问高手 Verilog 中引用 VHDL原件?	keyway 2012-9-5	03627	keyway 2012-9-5 12:16
预览《I2C总线接口技术的应用》	hanlinfeixue 2012-8-27	14493	Frank 2012-8-28 09:05
预览 SD,初步读写成功！大家分享！！当然了SD模式 ...2	jiayanfu 2010-5-18	3016103	yyangkkaiffeng 2012-8-5 23:25
预览求助,想做一個乘法的component	hounam01 2012-4-15	04486	hounam01 2012-4-15 23:31
预览时序式设计出来的实例 : (DE2 实际看结果)	Pocahontas 2010-4-7	27613	junjieli 2012-3-23 23:15
预览求助Modelsim仿真问题	3539591 2012-3-12	96798	tingtang 2012-3-14 20:37
预览大道至简1：verilog实现i2c协议	tingtang 2011-9-17	66581	tingtang 2012-3-7 10:38
预览请问：怎么对SD卡IP核进行时序仿真	3539591 2012-2-14	14495	tingtang 2012-2-21 11:41
预览 DE系列的sdram verilog代码Q&A	tingtang 2011-10-14	04750	tingtang 2011-10-14 13:09
预览 VHDL 描述的自较验测试的简单例子	Pocahontas 2010-3-3	16948	jklm164 2011-7-28 14:13

12 3 / 3 页下一页

		自动登录	找回密码
密码			注册

版块导航

Verilog/VHDL HDL 今日: 0|主题: 52|排名: 141

快速发帖