MyFPGA Forum

 找回密码
 注册
搜索
查看: 2358|回复: 0

如何在FPGA中实现三态缓冲器?

[复制链接]
发表于 2021-4-13 11:10:30 | 显示全部楼层 |阅读模式
本帖最后由 wyzhou 于 2021-4-13 11:35 编辑

Q: 如何在FPGA中实现三态逻辑电路(如下图tri-state buffer / Inverter)呢?
三态缓冲1.png

A:针对上面电路等效方程式为:Vo = ( Enable) ?~A: 1'bz ; 可以在FPGA中存在有2种实现这个电路功能的方式:
方式1:
用Verilog语句 Vo = ( Enable) ?~A: 1'bz ; 实现该硬件电路:
方式2:
上图电路功能类似器件74240 octal buffer:
三态缓冲2.png

因此,可以直接在Quartus Symbol工具里面直接调用 74240 即可 :
三态缓冲3.png

更多信息,可以参考相关贴内容:https://www.cnblogs.com/DoreenLiu/p/14637800.html
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-3-29 13:17 , Processed in 0.040696 second(s), 19 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表