RTL Simulation & Gate level simulation

电梯直达

1^#

发表于 2013-12-4 19:47:46 | 只看该作者回帖奖励

小弟目前碰到一個問題，我將我寫的電路使用Function 和 Timing 模擬出來的功能是一致的，不過兩者在時序上差了一個clock，也確認過邏輯閘延遲的時間都小於一個clock週期內，所以沒有延遲的問題，對此感到非常的疑惑，想請問各位有遇過這樣的問題嗎?

GMT+8, 2024-4-20 22:03 , Processed in 0.044500 second(s), 14 queries .

		自动登录	找回密码
密码			注册