MyFPGA Forum

 找回密码
 注册
搜索
查看: 3219|回复: 0
打印 上一主题 下一主题

關於DE2_70 PLL Clock問題

[复制链接]
跳转到指定楼层
1#
发表于 2010-5-31 15:43:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
想請教各位網友,是否知道PLL的範圍設定是否可以產生出要的頻率?
因為要驗證有關影像方面的問題,要利用DE2_70來連接Monitor來顯示,所以會用到VGA Port來連接。
我所需要的解析度最大要到1280x1024@60Hz,因為此解析度需要到Pixel Clock = 108MHz,
試了一下Cyclone II裡面的PLL,一直沒辦法找到合適的設定,也就是說沒辦法合成出108MHz,
難道需要用到DE2_70的EXT_CLK外接頻率來設計出此頻率?
希望有網友如果知道如何使用DE2_70 Internal 50MHz/28MHz來用在PLL合成出108MHz,煩請指導一下,非常感謝。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-6-15 00:41 , Processed in 0.042886 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表