Q： DE10-Nano的FPGA每秒钟可以进行多少次浮点运算和定点运算，最好是运算的极值。 A： DE10-Nano配备的Cyclone V SE SoC FPGA浮点运算性能最高可达300GFLOPS，即每秒300x10亿次浮点运算；定点运算性能最高可达1,60 ...
Q： 把sof转成不带压缩格式的soc_system.rbf，MSEL全部设置成0，rbf直接拷贝到SD卡，FPGA没有配置成功，该怎么操作才能在uboot阶段配置好FPGA？ A： sof转换成rbf时需要压缩，要不然会无法正常boot，就无法配置FPGA ...
Q： 目前有哪些版本Quartus软件支持Intel HLS Compiler，而HLS Compiler又支持哪些FPGA器件呢？ A： 从Intel官方Quartus软件下载中心（https://fpgasoftware.intel.com）筛选版本后可得知目前有以下Quartus软件支持 ...
Q：具有LPC或HPC FMC接口的FPGA主板是否都能搭配SDI-FMC呢？ A：是的，SDI-FMC子卡的FMC接口兼容LPC和HPC FMC接口FPGA主板，但要注意FPGA主板的FMC接口要支持VADJ 1.2~3.3V，才能搭配SDI-FMC使用。 ...
Q：具有LPC或HPC FMC接口的FPGA主板是否都能搭配NET-FMC呢？ A：是的，NET-FMC子卡的FMC接口兼容LPC和HPC FMC接口FPGA主板，但要注意FPGA主板的FMC接口要支持VADJ 2.5V，才能搭配NET-FMC使用。 ...
Q: DE10-Agilex的版本是Rev C B2E2，Linux系统是Ubuntu 18.04.5 LTS，按照DE10-Agilex user manual的8.3 PCI Express Software Stack小节的步骤执行make命令编译intel_fpga_pcie_drv.ko驱动时报错，提示inter_fpga_ ...
2021-11-15 17:44 - bingxia - DE10-Agilex
Q: 使用FCC套件，有关Microsoft AZure与FPGA 通信，有什么资料可以参考？ A：对此我们没有太多研究，可能需要修改DE10-Nano GHRD, 把FPGA code 包成AVMM Slave Port介面, 連接到HPS AXI Master Port，然後重建Linu ...
Q: SoC FPGA 板子的HPS端的串口接口可以被 FPGA 所用吗？我有一块DE1-SoC，想从板子上通过UART输出数据到PC上，但是这个板子的UART是连接在硬核上的不能直接用，有没有办法绕过这个硬核直接从fpga上通过UART输出呢 ...
Q: 在Windows系统的SoC EDS Command Shell中编译DE10-Pro SX的hps_fpga_led案例遇到报错：“make (e=193): Error 193和make: ***[main.o] Error 193”，请问这是什么原因以及如何解决它？ A: 原因是DE10-Pro SX ...
Q: VCU118 Xilinx FPGA 平台+友晶HDMI-FMC 出现电压不正常问题? 问题描述：将HDMI-FMC插上VCU118 时会导致 VADJ PGOOD 无法正常，且VADJ 1.8V 无法正常工作，测量只有0V" A: 让客户测试这些测试点是否对地短路： ...
Q: 目前想用GPIO_0_D0作GPIO输出高频（60M~100M），但是发现输出波形很差，看DE1-SoC原理图发现，在FPGA到40PIN接口串接了一个类似电阻的东西，请问这个具体是干什么的，可能影响GPIO的高频输出？ A: 图中这些串联 ...
Q: 友晶官网下载的SOC FPGA 板子的SD 卡 image 文件没有提供config文件，那哪里可以获取image 内核的配置详情呢？ A: 用 cp 指令（cp /proc/config.gz ）获得配置文件。具体步骤如下： 首先，开发板上电，系统启 ...
Q: 有关 AZure 与 FPGA 通信，有什么资料可以参考？ A：对此我们没有太多研究，可能需要修改GHRD, 把FPGA code 包成AVMM Slave Port介面, 連接到HPS AXI Master Port，然後重建Linux BSP（作为hps 的device，最后 ...
2021-8-9 19:20 - Doreen - 2021全球FPGA创新大赛
Q: 按照 【FAQ】DE1-SOC跑de1soc_ubuntu_1604.img设置静态IP（固定）http://www.myfpga.org/discuz/forum.php?mod=viewthread&tid=197355&fromuid=105864 固定好IP以后，我发现这个mac address每次开机都在变，我 ...
Q: 使用SOC-FPGA开发板想要编译 C code，请问一定要购买SOC EDS的license吗？ A: 这要分两种情况，一种是发板跑linux系统，要在PC上交叉编译应用程序 C code， 这种无需购买SOC EDS的license；另外一种是开发板不 ...
Q: TSP 如何将sof和 elf 都固化到epcs？ A: 如果是只固化FPGA配置文件可以不添加控制器，如果是要固化nios code 是需要在Qsys里面添加EPCS 控制器的，具体可以参考这个案例： http://mail.terasic.com.tw/~dong ...
当下，我们正处于万物互联时代，计算无处不在，智能无所不及，而我们面临的挑战也是前所未有的。因为，随着联网设备和数据的日益丰富，无疑将对能源、资源的使用，以及环境产生全球性的影响。换而言之，可持续发展已 ...
2021-7-27 15:11 - Doreen - 2021全球FPGA创新大赛
Q:请问一下DE5-Net-550开发板的 Stratix V FPGA器件是否支持时序仿真？ A: Stratix V FPGA器件不支持时序仿真，可查看Quartus软件用户手册的1.8. Running a Simulation (Custom Flow)小节，得知Arria V、Cyclone V ...
Q:怎么查询FPGA器件I/O 的LVDS 信号速率以及时钟的最大工作频率(Clock Rate)？ A: 以DE10-Standard开发板的FPGA器件5CSXFC6D6F31C6N为例说明，参考Cyclone V Device Overview文档知道该器件的FPGA Fabric Speed Grad ...
Q: 使用DE0-Nano-Soc 的GPIO1-16 和 GPIO1-17，在pin planner里面设置Output / 3.3-V LVTTL， location 锁定到 AF25 / AG24， 并且定义为output了。 怎么样能在最开始输出是低电平呢？ “I wonder can I make IO pi ...
2021-7-5 12:28 - Doreen - DE0-Nano-SoC/Atlas-SoC