DE0资源太少,我们在做工程的时候不够用,请问各位高手有没有人在DE0上外接过 SDRAM成功的?
2010-7-23 15:15 - lixuerui0109@ - DE0
Exception Vector Memorydram sdram已经在这个地方用了,而我现在要做DMA的实验,要把数据通过串口传送到SDRAM中,请问大侠们可以吗?我现在编译时出错了,请问SDRAM可以做这两用吗? ...
我在NIOS里面要读取SDRAM的缓存数据,可是本人C学的太烂了,不知道该怎么写程序,哪位高人可以给我相似的程序参考看看啊,急用!!!
我想把DE2上的8M的SDRAM分开使用,一片用作CCD数据采集的缓存,另一片用做NIOSII里面的存储器使用,因为NIOSII程序数据量太大,512K的SRAM已经不够了,请问各位大侠能达到这样的目的吗?? ...
在DE0上有一个SDRAM和一个FLASH,做缓存需要二个SDRAM来做缓存和处理图片, 用FLASH来充当缓存,速度会变慢,自己用硬件描述语言做一个SDRAM, 但是不知道如何去用,有没有高手来指点一下啊。。。 进来讨论哈。。。 ...
2010-7-17 08:58 - xiaojun5123 - 自由讨论/学习心得
如果在sopcbuilder设置了从sdram进入异常,在nioside设置代码,数据,堆栈放入sdram里。如何才能知道sdram那些空间可用,不会进入危险的空间?
既然 Sdram 可模拟 4PORT,怎么将NIOS 程序下载到 SDRAM?
电子行业菜鸟。。我拿到的开发板上sdram为什么是psc a2v64s40ctp g7而光盘资料里面给的是IS42S16400的?而且我看用户手册上别的芯片都给了具体型号,为什么sdram只写了个1×16×4哦那是不是这两款芯片随便替换不影 ...
我在DE0上改DE2-CCD的程序,DE2-CCD中的SDRAM中有两个写fifo,两个读fifo。都是256*16bit的,SDRAM中分配的是640*480的地址空间,现在有个问题是写fifo满256个地址就往SDRAM中写入数据,当SDRAM写满640*480个数据后 ...
2010-8-30 11:16 - longerlily - 自由讨论/学习心得
DE2-CCD中的SDRAM中有两个写fifo,两个读fifo。都是256*16bit的,SDRAM中分配的是640*480的地址空间,现在有个问题是写fifo满256个地址就往SDRAM中写入数据,当SDRAM写满640*480个数据后,读fifo从SDRAM中读出数据, ...
2010-8-27 16:51 - longerlily - DE2
我想用DE2上的SRAM代替SDRAM作为图像采集的缓存,就是DE2自带的例子中做更换。谁弄好了,或给点好 的建议。 ...
大家好,我要实现在硬件quartus II用自定义Verilog语言SDRAM_4PORT做数据缓存和在软件NIOS IDE用SDRAM做处理缓存,但在顶层文件中SDRAM的引脚只能被分配一次,应该怎么办?急需哪位高手指点,不胜感激! ...
2010-8-14 11:31 - xiaobin - Quartu Prime/Modelsim//IP
哪位高手大虾可提供SDRAM Multi-port的核!
我在quartus里面用了SDRAM,但是SDRAM是2r+2w,我用了1个r+w,相当于腾出了一半的空间可以另作他用,然后想在NIOS里面用SDRAM,但是SOPC好像不能配置SDRAM_controller,所以不知道如何使用了,请各位大侠指点指点啊 ...
此为NIOS 对用Verilog语言做的SDRAM的测试图, 有些端口不知道怎么去连接,是否悬空就行? 可以提供一个测试方案吗,刚做这个,还不会怎么去验证它。。。 这个是所用的代码 ...
2010-7-17 15:36 - xiaojun5123 - 自由讨论/学习心得
我在用DE2的板子,原板带的程序中有一个4口SDRAM控制模块----Sdram_Control_4Port, 2个RD_PORT,2个WR_PORT。现在我想改成 1个WR_PORT 和 3个RD_PORT,不知道可不可以。 SDRAM工作在100M,四个口各占25M。我改后还 ...
最近我做了一版ddr II sdram 的 fpga板,可是有一块板子 ddr ii sdram在200M时可以正常工作,另一块板子在125M时才能正常工作,相同的板子,相同的芯片,怎么有这样的差距呢? ...
Sdram_Control_4Port u6 ( // HOST Side .REF_CLK(CLOCK_50), .RESET_N(1'b1), // FIFO Write Side 1 .WR1_DATA( {sCCD_G[9:5], sCCD_B[9:0]}), .WR1(sCCD_ ...
用ModelSim仿真的时候提示: # at time 480488 ns ERROR: Bank 0 is not Precharged. # at time 482088 ns ERROR: All banks must be Precharge before Auto Refresh # at time 482148 ns ERROR: Cannot Re ...
发现一问题:UART通讯时的输入频率是50Mhz,但是SDRAM是用的75Mhz,都在一个CPU上的话,怎么设置啊?