Q：打开DE10-Nano CD 里面的DE10_NANO_SoC_FB工程的Qsys ， 用18.1 lite版Quartus， 在Windows OS下重新Generate HDL没有报错，但是在Ubuntu 18.04.6 版本下重新Generate HDL报错： Error: border: Error during e ...
Q: DE1_SoC_GHRD工程，打开Qsys系统，看到f2h_sdram0_clock连接的是50MHz clk_0。 但是在hps_0的SDRAM标签栏看到参考时钟是25MHz，这要怎么理解呢？ A: 50MHz clk_0是FPGA-to-HPS bridge的时钟，而HPS SDRAM PLL ...
Q:controlpanel写hex文件到SDRAM报错invalid hex file A: 要具体查看您写入的文件是怎样的。 按照手册提示您可以保存一个内容是0123456789ABCDEF的hex试试。 最后发现是文件多了一排空的： ...
Q: 例程DE2_115_CAMERA 里的SDRAM的设计，为什么只存一半的数据？这个工程里的图片放大功能的原理是什么呢？ A: 该例程里SDRAM只存一半数据，是因为它是参照其它工程的设计移植过来的，用户可以根据自己的需求再次 ...
Q: 为什么在FPGA端使用SDRAM替代了DDR3? A: 因为DE10-Standard主要面向学校，所以要放6个7-segment、switch、button等，所以就没有引脚分配给DDR3了。
2020-6-19 13:39 - wyzhou - DE10-Standard
Q:使用DE1_SOC 开发板做一个nios II 的工程时,参考光盘的DE1_SoC_SDRAM_Nios_Test的例程进行操作，但是SDRAM运行不是很稳定。请问是否有DE1-SOC SDRAM相关的时序约束方面的参考？ A: 您可以参考友晶2014年DE1-SOC ...
开发板：友晶DE1-SOC 在qsys中，我把SDRAM controller 连接在hps的h2f-axi-master总线上以达到在arm里面访问FPGA端的SDRAM的目的，在arm里面对SDRAM读写的时候有个问题。简单代码如下： short int a[10]={ ...
请问通过Verilog编写代码能否控制qsys中SDRAM 控制器来读写FPGA片外的SDRAM。
2016-12-28 19:56 - de1-soc - Verilog/VHDL HDL
這是 Altera 寫的一個 SDRAM Controller Reference Design， 有提供完整的 Source code ( Verilog ) 跟模擬結果還有完整的文件， 對 SDRAM 有興趣的可以研究一下。 ...
2010-2-5 09:52 - Steady_Chou - 参考设计
开发板：友晶DE1-SOC，主芯片：Cyclone V 软件：quartus ii 13.1 将hps端的h2p_axi_master连接到SDRAM Controller的S1端口上，SDRAM Controller连接fpga端的SDRAM，那么在arm端c语言怎样编写来访问fpga端的SDRAM。 ...
2010-6-25 14:25 - Pocahontas - 自由讨论/学习心得
2011-1-17 10:25 - 13920109395 - 自由讨论/学习心得
本人是新手，正在学习DE2_70_TV例程，有些地方没看懂，希望各位高手出手相助。 在DE2_70_TV中用到的Sdram_Control_4Port模块：其中，“.WR1_MAX_ADDR(640*507), // 525-18 ”，这里为什么要取507？525-18是什么意 ...
CMOS所capture的影像放在SDRAM里面，如何让NIOS读出SDRAM里面的影像，我用的是DE0的板子？求高手可以指导，万分感谢！！
目前，在很多通信芯片及系统的开发中，常常需要用到存储容量大、读写速度高的存储器。在各种随机存储器件中，SDRAM 的价格低、体积小、速度快、容量大，是比较理想的器件。但是，与SRAM相比较，SDRAM的控制逻辑复杂 ...
2010-3-13 22:38 - yqzhang - Verilog/VHDL HDL
我在跑VEEK-MT（DE2-115）的camera的demo，运行很正常，但是当我在top module中修改SDRAM Controller的时候，就是把 WR2_ADDR(23'h100000); WR2_MAX_ADDR(23'h100000+800*480/2); RD2_ADDR(23'h100000); RD2_MAX_ADD ...
用SDram中的RGB图像数据怎么设计一个火焰检测的算法?
2013-1-12 20:21 - zhang.huhu - 参考设计
大家好: 我想請問，我想在Nios讀取SD卡中的音樂檔，必須在Nios裡建立AUDIO這個IP。而此IP必須使用18.51MHz，而我在硬體有讀寫SDRAM(存取影像)，所以在硬體電路中有建一個 PLL提供Clock給SDRAM使用。但我在N ...
2011-1-26 12:57 - baseball0209 - Nios 嵌入式
我在跑VEEK-MT的camera的demo（DE2-115+D5M)，运行很正常，但是当我在top module中修改SDRAM Controller的时候，就是把 WR2_ADDR(23'h100000); WR2_MAX_ADDR(23'h100000+800*480/2); RD2_ADDR(23'h100000); RD2_MAX_ ...