MyFPGA Forum

 找回密码
 注册
搜索
查看: 3092|回复: 2
打印 上一主题 下一主题

DE2——NIOS用到锁相环的问题

[复制链接]
跳转到指定楼层
1#
发表于 2010-4-4 16:38:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
一个自定义组件(以前是硬件实现的)50M分了几个频 其中一个给25MLCM,NIOS整体构架分了个50M延迟-3ns给SDRAM,跑时总出现
Error: Can't fit fan-out of node SYSTEM_LCM:inst2|fp_pll:the_fp_pll|altpllfp_pll:the_pll|altpll:altpll_component|_clk0 into a single clock region  求解! 另外怎么在nios上给两个外部时钟?
2#
发表于 2010-4-4 22:15:20 | 只看该作者
看不大懂, 有project 嗎 ??
3#
发表于 2010-4-11 10:38:10 | 只看该作者
这个问题经常在嵌入式软核经常出现,主要的问题就那么几个:
1,SDRAM的引脚是不是分配正确;
2,SDRAM的时钟问题;
以前我经常遇到编译时都是正确,但是已下载就PAUSE,这个问题有的时候发生,有的时候不发生,我用图形化设计的时候经常发生,改成例化模式就很少发生了。就是那两个DRAM_LDQM,和DRAM_UDQM,DRAM_BA_0和DRAM_BA_1;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-8 16:01 , Processed in 0.042060 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表