MyFPGA Forum

 找回密码
 注册
搜索
热搜: 活动 交友 discuz
查看: 16329|回复: 14

高速PCB版图设计中阻抗的不连续性问题

[复制链接]
发表于 2010-2-25 17:19:46 | 显示全部楼层 |阅读模式


高速PCB版图设计要考量高速信号路径中阻抗的不连续性问题

因为阻抗失配会降低眼图opening的程度进而缩短讯号传输的最大距离

FPGA Multi-Gigabit Transceivers 设计中最常见的元件就是DC blocking电容、高速接头、PCI Express edge connector和SMA接头。当差分讯号走线进入以上这些元件的SMT pad时就会造成阻抗的不连续而影响到讯号品质。以下简单介绍为何阻抗会不连续及如何降低因阻抗不连续对讯号所造成的负面效应:

PCB版图设计中,我们所使用的元件其SMT pad的铜箔宽度会较差分讯号走线宽度大,线宽的差异造成阻抗的不同,较窄的走线宽度其阻抗值较高,而较宽的SMT pad其阻抗值较低。为了使阻抗匹配,我们必需想其它办法来提高经过SMT pad时的阻抗,提升其阻抗与走线阻抗相同。

影响阻抗的因素,除了线宽外还有走线层与大铜面参考层的距离(即夹在走线层与大铜面层的介电层厚度)、介电层介电常数和走线层铜箔厚度。一旦PCB叠构决定后,介电层介电常数和讯号层铜箔厚度即固定不变,所以我们只有改变走线层与大铜面参考层的距离。原本走线层都会参考到离它最近的那层大铜面,如果我们想办法让走线层参考到第二近的大铜面层,彷佛增加了走线层与大铜面层的介电层厚度而使得阻抗上升,因此我们可以将在SMT pad下的第一层大铜面挖掉(Plane cut-out)来增加其阻抗,最后达到与走线的阻抗相匹配。详细的图示说明如下:


2010-02-25_162223.jpg 2010-02-25_162242.jpg

至于需挖掉多少的铜箔大小才能达到阻抗连续的最佳化,则需进一步利用3D Field Solver来分析。

发表于 2010-2-25 23:55:02 | 显示全部楼层
T姊好牛啊! 希望能多吸收你宝贵的经验!
发表于 2010-2-26 09:37:51 | 显示全部楼层
學習~ 學習了  感謝
发表于 2010-2-26 11:34:23 | 显示全部楼层
哇``
发表于 2010-3-3 09:40:38 | 显示全部楼层
高速PCB版图设计要考量高速信号路径中阻抗的不连续性问题因为阻抗失配会降低眼图opening的程度进而缩短讯 ...
T姐 发表于 2010-2-25 17:19


T姐,厉害!太有才了!!
期待看到你更多的文章,
学习中.....
发表于 2010-3-8 16:15:03 | 显示全部楼层
...
发表于 2010-3-19 16:31:56 | 显示全部楼层
好!
学习了。
发表于 2010-6-18 21:40:00 | 显示全部楼层
说实话,看不太懂……
呵呵……
发表于 2010-7-31 16:23:45 | 显示全部楼层
嗯....






MSN jw @  haoxiaoshou.net
发表于 2010-8-2 09:53:34 | 显示全部楼层

学习,顶
发表于 2010-8-2 21:46:33 | 显示全部楼层
高速PCB走线是一门很深的学问啊!期待楼主提供更多的学习资料!
发表于 2010-8-14 08:35:02 | 显示全部楼层
不错,值得学习
发表于 2011-3-26 11:20:11 | 显示全部楼层
哇~~~好。膜拜
发表于 2013-4-13 11:26:33 | 显示全部楼层
菜鸟表示没看懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2020-11-26 23:24 , Processed in 0.116751 second(s), 22 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表