MyFPGA Forum

 找回密码
 注册
搜索
查看: 5343|回复: 4
打印 上一主题 下一主题

求教!DE0开发板的SDRAM和FLASH在NIOSII中的设置

[复制链接]
跳转到指定楼层
1#
发表于 2010-8-2 20:38:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
在NIOSII中设置SDRAM时,第二个选项卡Timing中的各项根据A3V64S40ETP芯片因该怎么设置呀?
我只查到第一项CAS latency cycle 根据数据手册是可编程设置为2或3,其余几项为:
Initialization refresh cycle:
Issue one refresh command every:
Delay after powerup,before initialization:
Duration of refresh command(t_rtc):
Duration of precharge command(t_rcd):
Access time(t_ac):
Write recovery time(t_wr,no auto precharge):
这几项的数值怎么设定呀,请大家多多指教,多谢1

SDRAM.JPG (55.2 KB, 下载次数: 297)

SDRAM.JPG

FLASH.JPG (49.7 KB, 下载次数: 284)

FLASH.JPG
2#
发表于 2010-8-7 15:12:44 | 只看该作者
我们马上也就要做到这里来了,LZ知道怎么设置之后记得同样也发一份帖子啊!
3#
发表于 2010-8-10 22:47:32 | 只看该作者
知道了的大侠,发出来大家参考参考呀!
4#
发表于 2010-12-12 15:07:01 | 只看该作者
查過~CD中的DATASHEET~
latency cycle可以支援到3
initializaiton refresh cycles 應該要用8
其餘沒有改動~如有錯誤可以去察看看多少比較好~
5#
发表于 2011-1-11 14:55:25 | 只看该作者
查datasheet,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-6 15:36 , Processed in 0.044832 second(s), 22 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表