有没有人用Verilog语言做SDRAM的啊，该如何测试呢？

电梯直达

1^#

发表于 2010-7-17 15:36:43 | 只看该作者 |只看大图回帖奖励

此为NIOS 对用Verilog语言做的SDRAM的测试图，
有些端口不知道怎么去连接，是否悬空就行？
可以提供一个测试方案吗，刚做这个，还不会怎么去验证它。。。

sdram_0.rar (4.01 KB, 下载次数: 26)

这个是所用的代码

		自动登录	找回密码
密码			注册