开启辅助访问 切换到窄版

MyFPGA Forum

 找回密码
 注册
搜索
MyFPGA Forum»论坛首页 › 产品支持专区 › Cyclone IV/III/II开发板 › DE2 › 关于DE2上SDRAM时钟问题
返回列表 发新帖
查看: 6048|回复: 7
打印 上一主题 下一主题

关于DE2上SDRAM时钟问题

[复制链接]
Frank
1#
发表于 2010-6-24 10:45:58 | 显示全部楼层
回复 1# withoutwing

可以跑到100M，只是在PLL中要将SDRAM时钟的相位设为-65°
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-5 23:51 , Processed in 0.037143 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表