MyFPGA Forum

 找回密码
 注册
搜索
查看: 13528|回复: 9
打印 上一主题 下一主题

关于DE2_70_TV中Sdram_Control_4Port的问题

[复制链接]
跳转到指定楼层
1#
发表于 2009-8-19 10:43:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
各位好,我是新接触DE2_70的新手,其中关于例程DE2_70_TV中Sdram_Control_4Porn的
Sdram_Params源码如下:
// Address Space Parameters

`define ROWSTART        8         
`define ROWSIZE         12
`define COLSTART        0
`define COLSIZE         8
`define BANKSTART       20
`define BANKSIZE        2

// Address and Data Bus Sizes

`define  ASIZE           23      // total address width of the SDRAM
`define  DSIZE           16      // Width of data bus to SDRAMS

//parameter        INIT_PER        =        100;                //        For Simulation

//        Controller Parameter
////////////        133 MHz        ///////////////
/*
parameter        INIT_PER        =        32000;
parameter        REF_PER                =        1536;
parameter        SC_CL                =        3;
parameter        SC_RCD                =        3;
parameter        SC_RRD                =        7;
parameter        SC_PM                =        1;
parameter        SC_BL                =        1;
*/
///////////////////////////////////////
////////////        100 MHz        ///////////////
parameter        INIT_PER        =        24000;
parameter        REF_PER                =        1024;
parameter        SC_CL                =        3;
parameter        SC_RCD                =        3;
parameter        SC_RRD                =        7;
parameter        SC_PM                =        1;
parameter        SC_BL                =        1;
///////////////////////////////////////
////////////        50 MHz        ///////////////
/*
parameter        INIT_PER        =        12000;
parameter        REF_PER                =        512;
parameter        SC_CL                =        3;
parameter        SC_RCD                =        3;
parameter        SC_RRD                =        7;
parameter        SC_PM                =        1;
parameter        SC_BL                =        1;
*/
///////////////////////////////////////

//        SDRAM Parameter
parameter        SDR_BL                =        (SC_PM == 1)?        3'b111        :
                                                        (SC_BL == 1)?        3'b000        :
                                                        (SC_BL == 2)?        3'b001        :
                                                        (SC_BL == 4)?        3'b010        :
                                                                                        3'b011        ;
parameter        SDR_BT                =        1'b0;        //        Sequential
                                                        //        1'b1:        //        Interteave
parameter        SDR_CL                =        (SC_CL == 2)?        3'b10:
                                                                                        3'b11;
       


其中的        SC_CL               
        SC_RCD               
        SC_RRD               
        SC_PM               
        SC_BL               
是什么样的信号?有什么用的?怎么设置初值???期盼各位大哥指点,小弟先谢谢.....
2#
发表于 2009-8-20 16:13:01 | 只看该作者
我也想知道,哪位高手可帮忙解答?
  另外这个Sdram_Control_4Port能控制DE1板载的Sdram吗?
3#
 楼主| 发表于 2009-8-20 16:14:16 | 只看该作者
没人回答的???
4#
发表于 2009-9-3 21:46:45 | 只看该作者
呵呵!可以到无双的博客上找找!!!
5#
 楼主| 发表于 2009-9-6 17:29:13 | 只看该作者
4# xlbian


无双的博客看过了。貌似没有,唉....
6#
发表于 2009-9-6 21:35:20 | 只看该作者
5# lengyuye020202




这几个参数与SDRAM的接口有关,是在调CAS,RAS...所拉的时间。
具体细节可以参考SDRAM的datasheet。
7#
 楼主| 发表于 2009-9-13 23:35:45 | 只看该作者
..............
8#
发表于 2009-9-14 10:57:49 | 只看该作者
如同  Frank 所說.. 這部分是跟 SDRAM 的介面相關,
會先直接使用比較重要, 如果有問題, 再跟你分享使用心得~
9#
发表于 2010-9-18 21:57:59 | 只看该作者
怎么没人解决
10#
发表于 2011-7-23 23:40:18 | 只看该作者
手册上都有写
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-5-1 00:16 , Processed in 0.036394 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表