MyFPGA Forum

 找回密码
 注册
搜索
查看: 8|回复: 0
打印 上一主题 下一主题

【FAQ】Critical Warming Use the Reset Release IP in Agilex 5 designs

[复制链接]
跳转到指定楼层
1#
Q: DE25-Standard 工程编译的时候遇到提示:

Critical Warming:Use the Reset Release IP in Agilex 5 designs to ensure a successful configuration. For more information about the Reset Release IP, refer to the Configuration User Guide.


A: 该警告是提到要添加Reset Release IP ,该IP的核心作用是在FPGA芯片完全配置完成并进入“用户模式”之前,将整个用户设计强制保持在复位状态。具体可以参考友晶科技官方微信公众号文章 《Altera Reset Release IP 的介绍与使用举例》https://mp.weixin.qq.com/s/YMfKjDdavT4GfOwSUpdcug。

用户在自己产品的实际项目中,一定要加上此IP确保设计安全可靠。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2026-11-10 17:50 , Processed in 0.037675 second(s), 18 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表