MyFPGA Forum

 找回密码
 注册
搜索
查看: 1583|回复: 0
打印 上一主题 下一主题

【FAQ】板载的两个Si5340时钟发生器产生的时钟范围是多少?

[复制链接]
跳转到指定楼层
1#
发表于 2020-6-23 09:07:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Q: DE5a-Net-DDR4 开发板上的两个Si5340时钟发生器可以产生的时钟范围是多少呢?应该如何配置来产生自己所需的时钟呢?

A: DE5a-Net-DDR4 开发板上的两个Si5340时钟发生器可以为开发板上QSFP, QDRII, DDR4 及 PCIe等接口提供频率可调节的参考时钟,频率范围在100Hz ~ 712.5Mhz之间。

为了方便客户建立工程,Terasic给用户提供了System Builder工具,在System Builder预设了几组常用的时钟频率,您可以直接生成进行使用(如下图) 如果预设值不是您所需的频率,您还可以通过ClockBuider Pro软件来生成自己所需的频率值。详细配置方法,可以参考DE5a-Net-DDR4 User Manual。

游客,如果您要查看本帖隐藏内容请回复

您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-2 23:39 , Processed in 0.035819 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表