MyFPGA Forum

 找回密码
 注册
搜索
查看: 3747|回复: 1
打印 上一主题 下一主题

pll在11。0和9.0表现不同

[复制链接]
跳转到指定楼层
1#
发表于 2016-5-13 13:04:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
你好,我使用的芯片是ep3c16q240c8 。altpll's 输入时钟为12.8MHz,输出时钟为 24.576MHz.
当软件为Quartus 11.0,PLL 设置界面如下图:

实际的时钟显示为24.558,达不到24.576
用Quartus 9.0,同样的芯片和输入时钟,显示的实际时钟就是24.576


想问下,是否为软件问题》?另外就是,还是ep3c16q240c8 就是支不支持48/25这样的分频呢?
谢谢!!!
2#
发表于 2016-5-19 11:56:09 | 只看该作者
本帖最后由 BOB_Sun 于 2016-5-19 11:57 编辑

9.0 您只设置了 c0
但 11.0 上还设置了 c1.
c0,c1 因为要公用 所以才无法同时满足。

您可以参考PLL架构:
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-11-1 07:56 , Processed in 0.034790 second(s), 17 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表