MyFPGA Forum

 找回密码
 注册
搜索
查看: 9876|回复: 12
打印 上一主题 下一主题

关于DE2_70_TV的问题

[复制链接]
1#
发表于 2009-8-27 20:38:29 | 显示全部楼层
我也在为这个问题困扰。但是我觉得并不是I2C_AV_Config的问题,你们应该也有PIP和VIDEO的DEMO吧?PIP和VIDEO都是支持PAL制式的(实验过就知道),但是PIP和VIDEO中的I2C_AV_Config跟TV中的数据基本一样。我也看过别人写的DE2上修改I2C_AV_Config从而支持PAL制式的例子,但我觉得应该是DE2范例和DE2-70范例不同的结果。所以我认为,我们不应该纠结在I2C_AV_Config的修改了,希望有经验的大侠站出来帮帮,早点解决这个大家都头痛的问题~
2#
发表于 2009-9-15 11:02:01 | 显示全部楼层
谢谢您了~我会按您的提示试试,还有个问题:
DE2_70_TV.v中,Sdram_Control_4Port        u6        (        //        HOST Side
                                                    .REF_CLK(iTD1_CLK27),
                                                        .CLK_18(AUD_CTRL_CLK),
                                                    .RESET_N(1'b1),
                                                        //        FIFO Write Side 1
                                                    .WR1_DATA(YCbCr),
                                                        .WR1(TV_DVAL),
                                                        .WR1_FULL(WR1_FULL),
                                                        .WR1_ADDR(0),
                                                        .WR1_MAX_ADDR(640*507),                //        525-18
                                                        .WR1_LENGTH(9'h80),
                                                        .WR1_LOAD(!DLY0),
                                                        .WR1_CLK(iTD1_CLK27),
                                                        //        FIFO Read Side 1
                                                    .RD1_DATA(m1YCbCr),
                                                .RD1(m1VGA_Read),
                                                .RD1_ADDR(640*13),                        //        Read odd field and bypess blanking
                                                        .RD1_MAX_ADDR(640*253),
                                                        .RD1_LENGTH(9'h80),
                                                .RD1_LOAD(!DLY0),
                                                        .RD1_CLK(iTD1_CLK27),
                                                        //        FIFO Read Side 2
                                                    .RD2_DATA(m2YCbCr),
                                                .RD2(m2VGA_Read),
                                                .RD2_ADDR(640*267),                        //        Read even field and bypess blanking
                                                        .RD2_MAX_ADDR(640*507),
                                                        .RD2_LENGTH(9'h80),。。。。。。
数据都是N式的,如何修改?找不到相关P式数据啊。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-22 06:08 , Processed in 0.035947 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表