MyFPGA Forum

 找回密码
 注册
搜索
查看: 4419|回复: 6
打印 上一主题 下一主题

De2的代码

[复制链接]
跳转到指定楼层
1#
发表于 2009-5-4 17:10:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
关于FIFO在SDRAM上的有没有能解释详细的,就是数据进SDRAM,再送到VGA显示的部分Verilog HDL, 一直没弄明白
2#
发表于 2009-5-14 17:54:11 | 只看该作者
硬着头皮搞,肯定会懂的!
3#
发表于 2009-5-15 18:09:12 | 只看该作者
我會建議你先參考一下Altera FIFO IP的文件內容,因為基本功能都是大同小異的,網址為 http://www.altera.com/literature/ug/ug_fifo.pdf
4#
 楼主| 发表于 2009-5-31 16:10:23 | 只看该作者
谢谢! 这篇FIFO 应用倒是看了,主要是代码代码中很多数据不知道如何得来,下一步就不知道该如何前进,SDRAM控制本身就很复杂,再硬头皮看看。
5#
发表于 2009-7-14 15:59:20 | 只看该作者
就我的了解是這樣的 ... 一開始很多的數據配置都是從理論當中得來,但使用的過程當中會根據實際的狀況做調整。

不過嚴格說來DE2所提供的SDRAM controller真的是幫助很大,尤其是對我這種只在乎如何應用的人而言,不過萬一哪天出問題還是得自己下去調整就是了XD
6#
 楼主| 发表于 2009-7-15 09:41:39 | 只看该作者
DE2中几乎所有涉及到SDRAM做缓存传输的都用到了这个例子,所以是很重要,我觉得也是系统的关键代码所在,是要仔细去研究,如果能有详细的说明就好了,自己琢磨有时碰到一个难点后面就进行不下去了。
7#
发表于 2009-8-6 08:56:27 | 只看该作者
学习,学习,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-4 11:23 , Processed in 0.055996 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表