MyFPGA Forum

 找回密码
 注册
搜索
查看: 1851|回复: 0
打印 上一主题 下一主题

【FAQ】D5M 50Mhz的像素频率和VGA输出40Mhz的频率, 溢出?

[复制链接]
跳转到指定楼层
1#
发表于 2021-5-6 10:50:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 Doreen 于 2021-5-6 10:53 编辑

Q:  D5M CD里面的 800X600的 程序,为什么子卡选用50Mhz的像素频率,而vga输出选用40Mhz的频率,    这样在sdram中存储不会发生溢出么?

A: 图像信号是通过D5M  -> FIFO-> SDRAM -> FIFO -> VGA的顺序进行传递的,这中间有 SDRAM 进行缓存,然后至于进出 sdram 有 FIFO 进行缓冲,所以 信号的输入和输出已经是完全分开的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-3 01:21 , Processed in 0.037215 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表