MyFPGA Forum

 找回密码
 注册
搜索
查看: 3168|回复: 2
打印 上一主题 下一主题

Polar code 译码仿真图和比赛给的有点差别

[复制链接]
跳转到指定楼层
1#
发表于 2015-6-27 12:12:07 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
Polar code 译码仿真图和比赛给的有点差别

CJB%_%[1J03$6TQG2]TLU3D.png (30.64 KB, 下载次数: 455)

5000个快,每个块1024bit

5000个快,每个块1024bit

02L5YDS)8E)Y6G6LMTTE%{H.png (85.29 KB, 下载次数: 473)

比赛给的参考图

比赛给的参考图
2#
发表于 2015-6-29 14:12:06 | 只看该作者
看曲线的情况,SC译码(即L=1)的性能是正确的,而增加List size后性能提升不明显。仅从曲线上看,可能的原因有以下两个:

1. LZ应当是在译码最后没有使用CRC进行路径选择,即实现的是SCL译码,而非CA-SCL译码。

2. 路径度量的计算有误。

请LZ在检查以下相关代码,相信很快就能成功了。
3#
 楼主| 发表于 2015-6-29 14:28:15 | 只看该作者
找到了一些问题,但是与比赛给的还是有0.5db差距,即我们的L=2.L=4曲线和比赛给的有0.5db差距
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-15 15:35 , Processed in 0.041997 second(s), 18 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表