MyFPGA Forum

 找回密码
 注册
搜索
查看: 3275|回复: 4
打印 上一主题 下一主题

SDRAM的读时钟以及Reset-delay的理解

[复制链接]
跳转到指定楼层
1#
发表于 2011-10-25 10:46:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
买了友晶的D5M,最近在测试其中的SDRAM。
发现读时钟达到10多M时,sdram起始时刻会多读出三个0.但是在时钟降低一些,比如4M时,读出来的数据又是在正确的,这是为什么,请求高手回答,非常感谢。
还有就是Reset-delay这个复位程序为什么要这样写,为什么要延时这么久,有什么意思吗?
2#
发表于 2011-10-28 17:40:24 | 只看该作者
在还没开始写之前,要delay一段时间后,才能启动开始读,reset delay就是这个作用吧,只是照你说的估计效果不行啊,需要加大delay
3#
 楼主| 发表于 2011-10-31 20:45:38 | 只看该作者
回复 2# liyongjie


    你好,这个你说的方法我试了,没有变化啊。不知道您还有什么办法吗?
4#
发表于 2011-11-6 11:51:05 | 只看该作者
哪个呦,发这么好的帖子,顶你
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-17 21:28 , Processed in 0.037462 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表