MyFPGA Forum

 找回密码
 注册
搜索

GPIO接口设置一段时间低电平输出,为何这期间有高电平输出?

查看数: 2340 | 评论数: 0 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2021-11-26 16:45

正文摘要:

本帖最后由 BOB_Sun 于 2021-11-26 17:08 编辑 Q: 使用DE0-Nano的2x13扩展接口的GPIO_22和GPIO_24引脚作为输出,设计中会给一段delay时间保持输出低电平“0”状态,然后输出高电平(“1”)信号。将程序固化到EPC ...

回复

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-4-30 22:37 , Processed in 0.038159 second(s), 21 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表