MyFPGA Forum

 找回密码
 注册
搜索
查看: 4657|回复: 6
打印 上一主题 下一主题

关于DE2图像采集的问题

[复制链接]
跳转到指定楼层
1#
发表于 2010-7-18 16:51:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
查看DE2附带的源码,很多都不是很理解,请问各位是否有DE2-CCD这个程序的解释说明,帮组理解,谢谢了
2#
发表于 2010-7-19 14:25:29 | 只看该作者
回复 1# longerlily


    这个可以讨论哈,哪里不懂呢?
3#
发表于 2010-8-4 23:51:21 | 只看该作者
可以讨论讨论,大家共同进步!
4#
发表于 2010-8-18 16:25:57 | 只看该作者
PHS寄存器值为‘1’,不清楚HS信号是什么波形,还是2个低电平和1714个高电平吗??安这样的话,那段对TD_HS倍频的程序就好像不会形成HSX2信号;还有个问题就是关于ITU—r656—DECODER中 的h_tr和h_tr_h的,我觉 的HSX2的高电平没有h计数器计的那么长,希望哪位高手帮帮忙,费心看看,谢谢了。
5#
发表于 2010-8-18 16:30:30 | 只看该作者
程序如下:reg [10:0]H_COUNTER;
reg [10:0]RH_COUNTER;
        always @(posedge CLOCK) begin
                if (TD_HS) H_COUNTER=0;                  
                        else H_COUNTER=H_COUNTER+1;
    end                       

        always @(posedge TD_HS) begin
                RH_COUNTER=H_COUNTER;
    end                       
       
    always @(posedge CLOCK) begin
                if (
                        ((H_COUNTER >= 0) && (H_COUNTER < `sync)) ||               
                    ((H_COUNTER >= RH_COUNTER[10:1]) && (H_COUNTER < (RH_COUNTER[10:1]+`sync+1)))
                        )               
                HSx2=0;
                else
                HSx2=1;
    end                       

        reg [10:0]h;
        reg h_tr;
        reg h_tr_h;
       
always @(posedge CLOCK) begin
    if(!HSx2) h=0;
                else
                h=h+1;
    end

   always @(posedge CLOCK) begin
     if ((h< 51) || (h > 771))
                h_tr=0;
                else
                h_tr=1;
   end
   always @(posedge CLOCK) begin
     if ((h< 41) || (h > 781))  
                h_tr_h=0;
                else
                h_tr_h=1;
   end
6#
发表于 2010-8-23 17:12:29 | 只看该作者
谁帮忙看看,谢谢了
7#
发表于 2010-9-18 21:27:15 | 只看该作者
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2025-6-10 04:28 , Processed in 0.042120 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表