<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>MyFPGA Forum - DE5a-Net-DDR4</title>
    <link>https://www.myfpga.org/discuz/forum.php?mod=forumdisplay&amp;fid=121</link>
    <description>Latest 20 threads of DE5a-Net-DDR4</description>
    <copyright>Copyright(C) MyFPGA Forum</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Wed, 29 Apr 2026 19:24:07 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://www.myfpga.org/discuz/static/image/common/logo_88_31.gif</url>
      <title>MyFPGA Forum</title>
      <link>https://www.myfpga.org/discuz/</link>
    </image>
    <item>
      <title>【FAQ】测试PCIe demo提示Counld not open device，PCIE_Open failed</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197741</link>
      <description><![CDATA[Q：在ubuntu 22.04.3 LTS servers系统测试DE5a-Net-DDR4 CD-ROM里的PCIe_Fundamental例程，驱动安装成功并且能识别到PCIE板卡，但是报错提示Failed to altera_pcie_open().
PCIE_Open failed





A：这是因为没有对 /dev/altera_pcie0开放r/w permission（读写权限）， ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>BOB_Sun</author>
      <pubDate>Tue, 12 Dec 2023 02:20:53 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】多个50M时钟输入选择参考时钟时应该绑定哪个引脚？</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197683</link>
      <description><![CDATA[Q：DE5a-NET-DDR4 板载的 50MHz 时钟经过 clock buffer后就有5个 50MHz 时钟输入到 FPGA 的5个不同 bank，请问当设计里面用到这些bank的引脚时，其参考时钟一定要绑定到该 bank 的 50MHz 时钟引脚吗？



A：虽然这些时钟处在不同的bank，但针对code来说任意绑定参考时 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Tue, 30 Aug 2022 06:33:41 +0000</pubDate>
    </item>
    <item>
      <title>【故障】aocl flash - Initialize the FPGA with a specific startup configurati</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197677</link>
      <description><![CDATA[Q: 执行aocl flash acl0 hello_world.aocx，出错： aocl flash - Initialize the FPGA with a specific startup configuration



A:
（1）首先尝试下发aocl diagnose，结果 显示device name”acl0”没有被系统识别出来



（2）测试CD 的 DDR4 demo， 发现LED1  2秒后 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Tue, 23 Aug 2022 01:42:53 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】关于DE5ANET_DDR4的 aocl flash和aocl program的若干问题 解答</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197658</link>
      <description><![CDATA[1Q:aocl flash 的作用是什么？

A: aocl flash 操作是烧写二进制文件到flash。这个操作只需要一次，掉电保存。如果想用新的aocx并且上电就起来，就需要重新烧写新的aocx文件。

2Q: 按照手册执行完aocl flash之后再每次验证自己的内核是不是不需要再进行aocl program步 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Thu, 09 Jun 2022 02:00:24 +0000</pubDate>
    </item>
    <item>
      <title>aocl flash命令执行结束后verify正确</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197657</link>
      <description><![CDATA[如果按照手册执行完aocl flash之后验证aocl dignose和aocl program输出正确是不是之后写自己的code不需要再进行aocl flash和aocl program了？直接编译生成.aocx使用vs生成exe就可以直接执行了？]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>weiyi</author>
      <pubDate>Wed, 08 Jun 2022 03:20:17 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】 DE5a-Net-DDR4测试aocl flash 重启后又识别不了PCIe设备了</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197651</link>
      <description><![CDATA[Q: DE5a-Net-DDR4测试Opencl 参考手册 DE5ANET_DDR4_OpenCL_20.3.pdf 下载sof以后，设置了禁止驱动免签名模式disable driver signature enforcemen， 重启PC， aocl install 以安装驱动后， 设备管理器可以看到PCIe 设备（FPGA OpenCL Device）然后 aocl flash，关机再 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Wed, 11 May 2022 07:01:06 +0000</pubDate>
    </item>
    <item>
      <title>想要在kernel里面内嵌RTL代码（Windows操作系统）</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197634</link>
      <description><![CDATA[如题，想求问使用板卡做FPGA加速，进行异构计算，但是想要在kernel里面内嵌代码，看了Intel的programming guide的第11章，看到建立opencl库里面的object需要在Linux下进行，想要问还有没有其他方法或者BSP里面是否会有已经存在的RTL ip核？ ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>weiyi</author>
      <pubDate>Thu, 31 Mar 2022 02:36:28 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE5a-NET-DDR4插DELL主机下载sof重启，PC仍不识别PCIe设备</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197628</link>
      <description><![CDATA[Q: DE5a-NET-DDR4插主机下载sof重启电脑，PC仍不识别PCIe设备是怎么回事？（主机是 DELL 戴尔的）

A: FPGA单独用外接电源（官方配的电源）供电，烧写完sof之后，把PC机关机，但是FPGA板不断电，再开机PC，这时候再看设备管理器中就有PCIe设备了。


原因：有些个别的PC ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Wed, 23 Mar 2022 09:01:31 +0000</pubDate>
    </item>
    <item>
      <title>根据手册运行aocl flash acl0 hello_world.aocx出错</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197626</link>
      <description><![CDATA[在windows下开发，转到相应目录下执行aocl flash acl0 hello_world.aocx，出错： aocl flash - Initialize the FPGA with a specific startup configuration.
然后使用aocl diagnose all发现检测不到device]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>weiyi</author>
      <pubDate>Fri, 18 Mar 2022 07:29:39 +0000</pubDate>
    </item>
    <item>
      <title>DE5a-Net-DDR4配套参考资料大全（免费下载、不定期更新！）</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197479</link>
      <description><![CDATA[官网DE5a-Net-DDR4 CD下载：http://www.terasic.com.cn/cgi-bin/page/archive.pl?Language=China&amp;CategoryNo=230&amp;No=1139&amp;PartNo=4（包括DE5-Net英文手册，电路图， 各种外设使用的源码案例、OpenCL以及OpenVINO资料等）

视频资料：http://www.terasic.com.cn/cgi-bin/ ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>BOB_Sun</author>
      <pubDate>Tue, 31 Aug 2021 07:03:12 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE5a-NET-DDR4的PCIe_DDR4的demo可以支持gen3 x4吗？</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197411</link>
      <description><![CDATA[Q: DE5a-NET-DDR4的PCIe_DDR4的demo可以支持gen3 x4吗？需要修改代码才能支持妈？ 

A: DE5a-NET-DDR4的PCIe_DDR4的这个设计是采用gen3 x8 ， 但是它是向下兼容的， 可以接到gen3 x4的主机上运行，甚至可以接到gen2 x1的主机上。这个对代码是没有影响的，无需任何修改。 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Thu, 22 Jul 2021 09:14:01 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】更换时钟 OB_PCIE_REFCLK_p  后主机找不PCIe设备</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197302</link>
      <description><![CDATA[Q: 如在PCIe_Fundamental例程中把PCIe的参考时钟从原来的插槽上的100M时钟修改为板载的OB_PCIE_REFCLK_p  100M时钟，发现主机找不PCIe设备，请问这是什么原因？ 

A: 

找不到设备是PC和板子时钟没有同步，当DE5a-NET 与PC通过PCIE通信时，时钟最好是从PC来才不会有同步 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Fri, 23 Apr 2021 10:04:39 +0000</pubDate>
    </item>
    <item>
      <title>[FAQ]DE5a-NET根据不同光模块cable进行TX&amp;RX 参数修改（EyeQ）</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197289</link>
      <description><![CDATA[Q:在DE5A-NET里面测试官方的loopback 模式是可以通信的，但是两个开发板之间通信时，从systemconsole里面 检测到RXCLK 没信号，TXCLK 有信号，请问这是什么问题？我们用0.5M 的qsfp 40g DAC  线缆，针对DE5A-net 这些参数是否需要修改？

\\DE5a-Net-DRR4_v.1.0.5_System ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Doreen</author>
      <pubDate>Fri, 16 Apr 2021 01:22:00 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】DE5a-Net-DDR4固化flash时，能烧录哪些类型的文件</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197127</link>
      <description><![CDATA[Q: DE5a-Net-DDR4 开发板固化flash时， 可以烧录哪些类型的文件呢？可以烧.jic文件吗？ 
 
A: DE5a-Net-DDR4开发板固化flash时可以烧录.flash文件和.pof文件，而不能烧录.jic文件。
.jic主要是用来烧录EPCS器件的，可以参考该链接：https://www.intel.com/content/www/u ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Mandy01</author>
      <pubDate>Wed, 24 Jun 2020 01:16:03 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】该板的OpenCL BSP 17.1支持使用 QDRII+ RAMs 作为global memory吗</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197126</link>
      <description><![CDATA[Q: 请问目前DE5a-NET-DDR4的 OpenCL BSP（17.1）支持使用 QDRII+ RAMs 作为global memory吗?  
 
A: 目前暂不支持。]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Mandy01</author>
      <pubDate>Wed, 24 Jun 2020 01:12:24 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】编译DE5ANET_DDR4_OpenCL_BSP_17.1.zip的fft1d.cl 出错</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197125</link>
      <description><![CDATA[Q: 编译DE5ANET_DDR4_OpenCL_BSP_17.1.zip的fft1d.cl 出错：
aoc: Environment checks are completed successfully. 
aoc: If necessary for the compile, your BAK files will be cached here: /var/tmp/aocl/ You are now compiling the full flow!! 
aoc: Selected t ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Mandy01</author>
      <pubDate>Wed, 24 Jun 2020 01:10:31 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】为什么DE5A-NET-DDR4的A10 17.1 opencl手册有下载sof这一步</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197124</link>
      <description><![CDATA[Q: 为什么A10 17.1 opencl手册有下载sof这一步骤？，其他的板子没有看到这个步骤，其他板子的步骤直接是aocl flash了。 
 
A: 这是针对A10板子的特殊情况。17.1版本之后OpenCL SDK有个bug， aocl flash 需要识别到PCIE设备才能用。（后面我们会通过其他方式解决 ，比如 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Mandy01</author>
      <pubDate>Wed, 24 Jun 2020 01:06:35 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】虚拟机上编译helloword不成功，编译aoc emulator成功</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197123</link>
      <description><![CDATA[Q: 在虚拟机上编译DE5ANET_DDR4_OpenCL_BSP_17.1的helloword不成功。但是aoc emulator可以成功 。  
 
A: Opencl SDK不支持虚拟机。您有提到在虚拟机上通过仿真模式编译aoc emulator成功，这是因为emulator不是真正的在编译硬件，而是通过软件模拟，所以这个时候编译会 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Mandy01</author>
      <pubDate>Wed, 24 Jun 2020 01:03:50 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】根据OpenCL手册，执行aocl flash acl0 hello_world.aocx出错</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197122</link>
      <description><![CDATA[Q: 开发环境ubuntu 14.04LTS 3.16.0.5g-generic，按照手册走到aocl install都没有问题， 但是转到相应目录下执行aocl flash acl0 hello_world.aocx，出错： aocl flash - Initialize the FPGA with a specific startup configuration.
**** 本内容被作者隐藏 ****
一查 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Mandy01</author>
      <pubDate>Wed, 24 Jun 2020 01:02:01 +0000</pubDate>
    </item>
    <item>
      <title>【FAQ】PC和板卡断电重启后还是不能识别板卡，运行test.sh就OK</title>
      <link>https://www.myfpga.org/discuz/forum.php?mod=viewthread&amp;tid=197121</link>
      <description><![CDATA[Q: 在PC和板子断电后重新启动时还是不能识别到板卡，但是运行bring_up下的test.sh就可以了，这是不是正常现象。如果是，是否意味着以后每次断电重启都需要运行test.sh来启动板子？  
 
A: FPGA默认code里面是没PCIe code的，所以需要运行sh test.sh将sof烧写进FPGA 重启 ...]]></description>
      <category>DE5a-Net-DDR4</category>
      <author>Mandy01</author>
      <pubDate>Wed, 24 Jun 2020 00:57:21 +0000</pubDate>
    </item>
  </channel>
</rss>