wjljy1 发表于 2010-10-20 09:21:26

请问哪里有DE2里的Sdram_Control_4Port的说明啊？

请问哪里有DE2里的Sdram_Control_4Port的说明啊？

wjljy1 发表于 2010-10-20 09:29:24

http://www.myfpga.org/discuz/viewthread.php?tid=2687&highlight=sdram
这个帖子是不是介绍的啊，我怎么不能下载啊？

wjljy1 发表于 2010-10-20 09:30:48

积分不够？

Steady_Chou 发表于 2010-10-20 15:19:34

咦 ?其他人可以下載嗎 ?

wjljy1 发表于 2010-10-20 18:19:54

已经下载了，老大！有没有Sdram_Control_4Port详细的设计文档和使用方法啊？

Steady_Chou 发表于 2010-10-21 11:09:16

我好像還沒看過Sdram_Control_4Port 有文檔.... T_T

你要不要先參考一下 這篇的討論, 看看有沒有比較了解一些
http://www.myfpga.org/discuz/viewthread.php?tid=647&extra=page%3D3

如果還是有問題的話 在一起討論嚕

hgy85714 发表于 2010-12-16 14:28:50

谢谢了！！！

sxmman 发表于 2010-12-19 21:12:56

个人感觉其实还是个2port的sdram_controller
但是每个port变成了FIFO，实际上读写跟2port的一样，就是这样

呆頭鴨 发表于 2011-1-22 20:34:03

我想請問高手大大，
在DE2-70裡面sdram_control_4port的範例

.WR1
.WR1_LOAD
.WR1_CLK

寫入的控制時序是否為WR1   H   L   H   L
                     WR1_LOAD   L   H   H   H
                        WR1_CLKL   H   L    H
data在WR1=L & WR1_CLK=H的時候寫入 ?這樣對嗎?
RD1的部份則一樣道理 反推?

剛玩DE2-70 SDRAM真是讓人又愛又恨阿.....
如果我ADDR=0 ADDR_MAX=4當讀完之後 我希望改變讀取的位址，改成
ADDR=10 ADDR_MAX=15 是不是需要把RD1_LOAD 由H→L→H 這樣rst一次
才能初使化讀取的ADDR ?

qmlm8844 发表于 2011-4-16 22:31:02

没有说明看不懂 source code 啊。

lylhwwan 发表于 2011-4-19 09:50:19

if((read_side_fifo_wusedw1 < rRD1_LENGTH) )//128
                        begin
                                mADDR        <=        rRD1_ADDR;
                                mLENGTH        <=        rRD1_LENGTH;
                                WR_MASK        <=        2'b00;
                                RD_MASK        <=        2'b01;
                                mWR                <=        0;
                                mRD                <=        1;                               
                        end
这里面的read_side_fifo_wusedw1 < rRD1_LENGTH代表啥啊？

zxptju 发表于 2011-5-2 21:14:19

找了半天也没找到，看代码吧
页: [1]
查看完整版本: 请问哪里有DE2里的Sdram_Control_4Port的说明啊？