MyFPGA Forum » HDL 园地 » Verilog

Verilog

[ 11 主题 / 36 回复 ]

版块介绍: 各类 Verilog 设计上之疑难杂症与设计技巧讨论

版主: *空缺中*

返回首页发帖

类型		主题: 全部精华 \| 时间: 一天两天周月季 \| 热门	作者/时间	回复查看	最后发表
		积极进行有益的技术讨论，维护论坛秩序！ ...2	Frank 2009-7-30	23/2577	udhvp98bn41 3 小时前
		中国友晶正式启动诚征顶尖人才加入 ...2	Frank 2009-11-18	30/3060	ieita87zl30 7 小时前
		版块主题
		也发一个测试代码吧，用来为IP的接口进行建模的	huguangheng 2010-3-1	3/300	vwxy233 4 天前 20:26
		rs232串口问题	zlsopc 2010-5-22	4/269	andylei 2010-8-12 11:09
		【转载】SDRAM控制器软核的Verilog设计	yqzhang 2010-3-13	5/416	sokuul 2010-8-3 10:38
		介绍几本学语言的书	丁丁 2010-4-22	3/316	wwdatou 2010-6-8 07:32
		IEEE standard Verilog HDL1364-2001【791页可索引pdf】	huguangheng 2010-3-3	8/535	fangjunjie 2010-6-3 09:16
		在寄存器的读取中怎样更改顺序？	andylei 2010-3-12	10/543	xlbian 2010-5-9 21:41
		一种PUSH BUTTON Debounce方法	hdhuang 2010-3-26	1/568	Pocahontas 2010-4-1 09:59
		一个有限状态机的问题	yf.x 2010-3-22	2/384	yf.x 2010-3-24 10:04
		Verilog 描述的自较验测试的简单例子	Pocahontas 2010-3-3	0/230	Pocahontas 2010-3-3 11:36
		简单的测试设计 (Verilog)	Pocahontas 2010-3-1	0/268	Pocahontas 2010-3-1 09:21
		在verilog中推荐使用关键字$display 和 $monitor 显示结果	Pocahontas 2010-3-1	0/614	Pocahontas 2010-3-1 09:12

返回首页发帖