MyFPGA Forum » HDL 园地

HDL 园地

[ 11 主题 / 25 回复 ]

版块介绍: 各类 Verilog/VHDL 设计上之疑难杂症与设计技巧讨论

版主: REN

收起/展开

子版块

Verilog (今日: 2) 各类 Verilog 设计上之疑难杂症与设计技巧讨论	11 / 46	rs232串口问题 andylei - 2010-8-12 11:09
VHDL (今日: 3) 各类 VHDL 设计上之疑难杂症与设计技巧讨论	7 / 24	一个简单的ps/2鼠标控制器 ... WMF000000 - 2010-6-15 11:46

返回首页发帖

类型		主题: 全部精华 \| 时间: 一天两天周月季 \| 热门	作者/时间	回复查看	最后发表
		积极进行有益的技术讨论，维护论坛秩序！	Frank 2009-7-30	15/2599	iguuu15xx52 2 小时前
		中国友晶正式启动诚征顶尖人才加入 ...2	Frank 2009-11-18	22/3101	iguuu15xx52 2 小时前
		版块主题
		并串转换——频率问题	andylei 2010-8-30	7/129	andylei 3 天前 09:39
		实现触发功能	andylei 2010-9-6	0/28	andylei 4 天前 10:11
		自较验测试	Pocahontas 2010-3-3	1/245	曹柁 2010-8-25 00:37
		【IEEE Std 1666 Standard SystemC Language Reference Manual】 441页	huguangheng 2010-4-26	1/251	redstonecyh 2010-8-12 22:26
		【SystemVerilog IEEE Std 1800-2007】668页	huguangheng 2010-4-25	4/387	redstonecyh 2010-8-12 22:21
		编写高效的测试设计（test benches）	Pocahontas 2010-2-28	2/325	fengyechenjun 2010-8-1 11:11
		有谁有串口IP啊？	andylei 2010-7-13	5/229	Steady_Chou 2010-7-30 10:35
		[转贴]跨越鸿沟：同步世界中的异步信号	Frank 2010-4-23	3/282	allen_wind 2010-4-23 15:26
		激励信号的准备	Pocahontas 2010-2-28	2/290	林东东321 2010-3-14 14:09
		编辑测试文件的准则	Pocahontas 2010-3-4	0/273	Pocahontas 2010-3-4 09:44
		自动验证	Pocahontas 2010-3-3	0/199	Pocahontas 2010-3-3 11:30

返回首页发帖