开启辅助访问切换到窄版

MyFPGA Forum»论坛首页 › FPGA技术汇 › 自由讨论/学习心得 › DE0 的实验例子

发新帖

查看: 11342|回复: 29

上一主题

下一主题

DE0 的实验例子

1^#

发表于 2010-1-3 18:53:52 | 显示全部楼层

感謝大大提供reference design,
請問一下PC端的baud rate 在這個design要設定為多少?

回复支持反对

使用道具举报

2^#

发表于 2010-1-3 20:29:45 | 显示全部楼层

請問steady大大, 您PC端的程式是用哪個? 因為我用超級終端機一值都有問題...

回复支持反对

使用道具举报

3^#

发表于 2010-1-3 20:51:21 | 显示全部楼层

steady大大可否分享一下PC端的程式 : )

回复支持反对

使用道具举报

4^#

发表于 2010-1-4 09:09:31 | 显示全部楼层

不好意思再問一個問題, UART controller裡面要怎麼調整Baud Rate ?

回复支持反对

使用道具举报

发新帖

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-26 08:34 , Processed in 0.035794 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表