MyFPGA Forum

 找回密码
 注册
搜索
查看: 11236|回复: 29
打印 上一主题 下一主题

DE0 的实验例子

[复制链接]
跳转到指定楼层
1#
发表于 2009-11-30 21:39:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
版主,DE0怎么也没设置实验例程啊?只有Demonstrations中的四个实验吗?有没有试验指导的文档啊?例程太少了。DE2的实验例程可以在DE0里做嘛?
2#
发表于 2009-12-4 11:03:36 | 只看该作者
应该是DE0有些多媒体界面不像DE2那么丰富,所以一些DEMO应该没办法在DE0上RUN,

你需要哪些实验?
3#
 楼主| 发表于 2009-12-5 16:09:41 | 只看该作者
给我发些DE0上能够实现的实验,或者DE0上开发的实验都可以,尽量详细些,我的邮箱:hodon2009@sina.com,谢谢。
4#
发表于 2009-12-8 21:38:08 | 只看该作者
是的,强烈要求多弄点实验出来。
5#
发表于 2009-12-24 16:54:24 | 只看该作者
确实太少了。希望不是DE0的配套实验也能下到。
在此,我想打听打听谁有周立功公司EDA试验箱的实验。
6#
发表于 2009-12-24 22:53:34 | 只看该作者
請問一下最希望獲得的是哪方面的實驗:
- SOPC or RTL 的
- 哪方面的週邊應用
7#
发表于 2009-12-25 12:05:17 | 只看该作者
sopc 及nios ii 方面的,最好有复杂些的,让我们这帮菜鸟能有走路的扶手。
8#
发表于 2009-12-25 15:42:10 | 只看该作者
其實DE0上面的介面相對DE1以及DE2而言算是不多,因此實驗較少也是可以理解的,不過從各位的發言看來,要的應該是像DE2 CD內由淺入深的tutorial and lab吧。
9#
 楼主| 发表于 2009-12-25 17:37:03 | 只看该作者
同意楼上的的观点,买了学习,希望有个由浅入深的实验学习过程,sopc和nios的实验迫切需要,最好能配有实验教程,相比之下,DE2的资料详细多了,谢谢!
10#
发表于 2010-1-3 18:50:36 | 只看该作者

RE: DE0 的实验例子

本帖最后由 Steady_Chou 于 2010-1-3 18:51 编辑

我贡献一个简单的RS232 Demo,

这是一个 PC透过RS232接口传输数据到DE0 FPGA内部后, FPGA内部有一个UART Controller将数据接收下来,再直接传送回PC的一个Demo

UART Demo.JPG (14.73 KB, 下载次数: 815)

UART Demo.JPG

DE0_RS232.rar

98.61 KB, 下载次数: 705

11#
发表于 2010-1-3 18:53:52 | 只看该作者
感謝大大提供reference design,
請問一下PC端的baud rate 在這個design要設定為多少?
12#
发表于 2010-1-3 18:56:49 | 只看该作者
在這個project中PC端baud rate需要設定為9600 bps  
13#
发表于 2010-1-3 20:29:45 | 只看该作者
請問steady大大, 您PC端的程式是用哪個? 因為我用超級終端機一值都有問題...
14#
发表于 2010-1-3 20:43:58 | 只看该作者
我沒用過超級終端機說... 我是用C++ builder控制COM Port的
15#
发表于 2010-1-3 20:51:21 | 只看该作者
steady大大 可否分享一下PC端的程式 : )
16#
发表于 2010-1-3 20:53:51 | 只看该作者
哈哈 好 分享這個沒問題

bcb_rs232.rar

571.95 KB, 下载次数: 545

17#
发表于 2010-1-4 09:09:31 | 只看该作者
不好意思 再問一個問題, UART controller裡面要怎麼調整Baud Rate ?
18#
发表于 2010-1-4 09:27:01 | 只看该作者
UART Controller的接收端與傳送端都需要調整
在async_receiver.v 與 async_transmitter.v 中

直接改成需求的baud rate

RS232 Baud rate.JPG (34.18 KB, 下载次数: 872)

RS232 Baud rate.JPG
19#
发表于 2010-1-4 15:34:20 | 只看该作者
我在這也分享一個範例,
利用手邊的DE0+LTM完成簡單的LCD Pattern Generation+Touch Pannel功能

DE0_LTM.jpg (53.29 KB, 下载次数: 911)

方塊圖

方塊圖

DE0_LTM_TEST.rar

116.93 KB, 下载次数: 157

HDL Source Code

20#
发表于 2010-1-5 21:02:46 | 只看该作者
這裡有一個mutiprocessor 的範例 (3個 NiosII), 可以參考一下.

http://www.myfpga.org/discuz/viewthread.php?tid=1004&extra=page%3D1
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-5 23:35 , Processed in 0.041184 second(s), 18 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表