开启辅助访问切换到窄版

MyFPGA Forum»论坛首页 › FPGA技术汇 › FPGA设计基础 › Verilog/VHDL HDL › 【转载】SDRAM控制器软核的Verilog设计

发新帖

查看: 9690|回复: 11

上一主题

下一主题

【转载】SDRAM控制器软核的Verilog设计

1^#

发表于 2011-9-29 14:37:44 | 显示全部楼层

thanks you~~~~

回复支持反对

使用道具举报

发新帖

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-5 09:33 , Processed in 0.038379 second(s), 13 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表