|
回复 8# andylei
我还是当DABFG考虑好了。。。
你在数据流输入时的存储过程中,有一个地址吧,那么你可以把地址的值锁存/寄存起来,然后以D为基准,即0延迟,其他的地址延迟特定的CLK周期,就可以。
假设 ABCDEFG是每个CLK来一个数据,这样存储到DPRAM,或者其他缓冲的特定位置。而你用经过延迟和重排的地址,直接从另一个端口读出数据,如果这个是流模式的话,并且都是每CLK周期一写一读,因为你只读出DABFG,而CE去掉了,所以需要在读出的结果处有一个使能,随读出的数据一同送往后端
比如ABCDEFG 到 DABFG,即为 DAB(C)(E)FG
那么
A delay 3clk
B delay 3clk
C delay 3clk not enable
D delay 0clk
E delay 3clk not enable
F delay 3clk
G delay 3clk
因为我还是不太清楚怎么回事。。可能说得你已经知道,或者不是你想要的 |
|