MyFPGA Forum

 找回密码
 注册
搜索
查看: 28855|回复: 57
打印 上一主题 下一主题

ED2 framebuffer and video capture interface for SOPC

[复制链接]
1#
发表于 2010-3-22 19:43:39 | 显示全部楼层
回复 1# jeff

這個 project 太棒了!! 感謝分享~
2#
发表于 2010-3-22 19:45:16 | 显示全部楼层
我在DE2_TOP.v 加入 assign TD_RESET = 1'b1; 但還是沒有畫面,請問是哪裡出錯了呢? ...
kay54068 发表于 2010-3-22 14:53



你要不要去signaltap抓一下看看CCD進來的:
CCD_DATA,
CCD_PIXCLK,
CCD_FVAL,
CCD_LVAL,
CCD_PIXCLK
這些訊號有沒有正確WORK ?
3#
发表于 2010-3-23 08:50:30 | 显示全部楼层
如果是這樣的話就有可能是工具的問題了,altera各版本好像不是很相容
最好是相用相同的版本不過altera7.0可 ...
jeff 发表于 2010-3-23 07:18


我也同意jeff的說法,之前只要換Quartus II版本compile DE2_TV的code就會有問題,畫面會出不來

解決的方法是加timing constrain (撰寫.sdc)讓compile更嚴謹,但是有時候還是沒辦法解決

最後我只好把SDRAM的clock降頻才解決掉,可以試試看
4#
发表于 2010-3-28 14:34:15 | 显示全部楼层
回复 19# jeff

哇!! 這麼利害... 真的是高手阿~
感謝分享
5#
发表于 2010-4-12 14:30:46 | 显示全部楼层
回复 28# kay54068

會不會是 Deinterlace 的關係??
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-18 08:44 , Processed in 0.042065 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表