MyFPGA Forum

 找回密码
 注册
搜索
查看: 6757|回复: 2
打印 上一主题 下一主题

激励信号的准备

[复制链接]
跳转到指定楼层
1#
发表于 2010-2-28 23:47:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 Pocahontas 于 2010-2-28 23:48 编辑

为了获得测试设计的验证结果,激励必须在测试设计中提供。在测试设计中使用的并行激励块提供必要的激励。两个方法被考虑:绝对时间激励和相对时间激励。在第一个方法里,仿真变量被详细描述为相对于仿真时间零点。通过比较,相对时间激励提供初始值,然后在重触发激励前等待一个事件。根据设计者的需要,两种方法可以在测试设计中组合使用。

上表为绝对时间激励,
下表为相对时间激励的vhdl和verilog源代码。

然而,在每一个进程块或初始块中,事件是按照书写的顺序有序的规划的。这说明在仿真时间零点并发的每一个块激励的顺序。多模块应该被用来将复杂的激励顺序分解为有更好的可读性和方便维护的代码。
2#
发表于 2010-3-7 19:37:52 | 只看该作者
...
3#
发表于 2010-3-14 14:09:07 | 只看该作者
...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-2 15:27 , Processed in 0.037817 second(s), 17 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表