开启辅助访问切换到窄版

MyFPGA Forum»论坛首页 › FPGA技术汇 › FPGA设计基础 › Verilog/VHDL HDL › 时序是设计出来的

发新帖

查看: 7360|回复: 11

上一主题

下一主题

时序是设计出来的

1^#

发表于 2010-3-22 08:53:07 | 显示全部楼层

深有体会，自己做的东西虽然简单，但确实是这么做的。

回复支持反对

使用道具举报

2^#

发表于 2010-4-2 08:55:59 | 显示全部楼层

回复 6# 培培
http://www.altera.com/support/ex ... /exm-timequest.html
希望这个网址对你有帮助

回复支持反对

使用道具举报

发新帖

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-7 11:46 , Processed in 0.036285 second(s), 13 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表