开启辅助访问 切换到窄版

MyFPGA Forum

 找回密码
 注册
搜索
MyFPGA Forum»论坛首页 › FPGA技术汇 › FPGA设计基础 › Verilog/VHDL HDL › 常见signed data 加法运算的处理
返回列表 发新帖
查看: 5183|回复: 3
打印 上一主题 下一主题

常见signed data 加法运算的处理

[复制链接]
rich
1#
发表于 2010-2-28 16:36:29 | 显示全部楼层
請問該方法使用的負數表示方法為何? 2補數嗎?
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-3 10:29 , Processed in 0.043265 second(s), 13 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表