MyFPGA Forum

 找回密码
 注册
搜索
查看: 4511|回复: 5
打印 上一主题 下一主题

NIOS中UART与SDRAM并存的问题

[复制链接]
跳转到指定楼层
1#
发表于 2010-1-29 10:42:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
发现一问题:UART通讯时的输入频率是50Mhz,但是SDRAM是用的75Mhz,都在一个CPU上的话,怎么设置啊?
2#
发表于 2010-1-29 12:57:23 | 只看该作者
可以添加一个pll, 然后每个组件都可以选择clock.
3#
发表于 2010-1-29 17:08:26 | 只看该作者
应该用Clock Cross Bridge 做切换吧?
4#
发表于 2010-1-29 17:57:33 | 只看该作者
回复 1# andylei


    异时钟设备,默认会添加握手信号,如果你对速度有要求,可以架桥
但是这里用不着,因为他们之间没有互联
5#
发表于 2010-1-30 12:23:13 | 只看该作者
应该这么说,因为是一个主设备对应2个不同时钟的从设备
这里不用考虑从设备之间的时钟,因为没互联
只用分别考虑CPU和两个从设备之间的互联
所以如果在CPU的时钟和其中任一从设备时钟不匹配时
再根据你吞吐量,资源功耗,和时序的要求来决定是
使用默认的握手机制,还是使用别的桥接方式

个人觉得,如果CPU和SDRAM是同一时钟的话,UART可以无视,直接用默认就行
如果U和UART是一时钟,比如说你希望核心时钟是50,那么你可以把SDRAM架个流水桥或之类
6#
 楼主| 发表于 2010-2-1 09:42:21 | 只看该作者
好的 ,谢谢大家了,大家太热情了,试试再说有问题再来问啊。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-7 05:49 , Processed in 0.045358 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表