MyFPGA Forum

 找回密码
 注册
搜索
查看: 7332|回复: 5
打印 上一主题 下一主题

cyclone ii 上使用IP核做除法运算

[复制链接]
跳转到指定楼层
1#
发表于 2010-5-26 13:03:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
cyclone ii 上使用IP核做除法运算,能否在一个时钟周期内得到结果呢?谢谢~
2#
发表于 2010-5-28 09:04:03 | 只看该作者
這可能得看你一個时钟周期 有多久..
3#
发表于 2010-5-28 12:29:34 | 只看该作者
一个系统时钟够呛。
4#
发表于 2010-6-24 19:16:50 | 只看该作者
很难~~~~
5#
发表于 2010-6-25 09:59:17 | 只看该作者
不知道您要做什么处理需要在一个时钟周期内完成呢?
Altera 所有运算相关的 IP核, 都会依你所选的模式而有固定的 latency,
请参考 http://www.altera.com/literature/ug/ug_altfp_mfug.pdf
致于除法相关的latency 请参考 p.15

这边在设计上, 常常利用把其它相关的控制讯号也做相对的 pipeline 设计, 而不要求除法在一个时钟周期内完成, 希望这对您有帮助..
6#
发表于 2011-10-9 13:26:36 | 只看该作者
学习了........................
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-5 05:04 , Processed in 0.040905 second(s), 14 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表