MyFPGA Forum

 找回密码
 注册
搜索
查看: 138|回复: 0

【FAQ】ControlPanel工程编译生成time_limited是哪些IP要license

[复制链接]
发表于 2022-9-14 14:51:20 | 显示全部楼层 |阅读模式
Q: 用Lite版编译\DE10-Standard_v.x.x.x_SystemCD\Demonstration\SoC_FPGA\ControlPanel\Quartus生成DE10_Standard_FB_time_limited.sof,请问具体是哪些IP 需要license了?

A: 直接从message窗口看, 提示 time-out 的IP 就是需要license的, 是造成生成带有time_limited的sof文件的原因。

企业微信截图_20220914145047.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2022-10-7 03:22 , Processed in 0.047722 second(s), 19 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表