MyFPGA Forum

 找回密码
 注册
搜索
查看: 185|回复: 0

【FAQ】cyclone V 的 Altera PLL Reconfig IP 使用

[复制链接]
发表于 2022-8-31 09:00:45 | 显示全部楼层 |阅读模式
本帖最后由 ck0124 于 2022-8-31 09:16 编辑

嗨各位好,目前想做一個可動態調整CLK的PLL,經查詢官方文件: AN661 Implementing Fractional PLL Reconfiguration with Altera PLL and Altera PLL Reconfig IP Cores ,似乎可以用Altera PLL Reconfig IP去重新reconfig PLL,但在Altera PLL Reconfig IP使用上有些問題,照文件範例Design Example 1: PLL Reconfiguration with Altera PLL Reconfig IP Core to Reconfigure M, N, and C Counters撰寫程式碼,但PLL似乎無法有reconfig的效用,附件是我的.v和tb檔,使用Quartus (Quartus Prime 20.1) Lite Edition

論壇.zip

28.53 KB, 下载次数: 3

您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2022-10-7 04:36 , Processed in 0.035046 second(s), 19 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表