MyFPGA Forum

 找回密码
 注册
搜索
查看: 1571|回复: 1
打印 上一主题 下一主题

【FAQ】C5G开发板如何获取1GHz信号输出?

[复制链接]
跳转到指定楼层
1#
发表于 2022-8-23 09:43:30 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
Q:使用C5G开发板,如何获取1GHz信号输出?

A:1、可以用板载外部晶振提供时钟,选择普通PLL,内部倍频最高可到1.6G(fvco),再通过收发器的TX通道输出;

图中的fout_ext 是一般PLL out的IO,这没办法到1G。



2、可以选择收发器通道,用收发器专用PLL ,可以达到3.125G 左右。

收发器的PLL有2种方式,一种是CMU PLL,另一种是fPLL。




注:上图中的PLL规范详见Cyclone V器件数据表


2#
发表于 2022-10-13 15:03:08 | 只看该作者
已整理知识卡片
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-4-19 20:04 , Processed in 0.046423 second(s), 17 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表