MyFPGA Forum

 找回密码
 注册
搜索
查看: 1631|回复: 0

DE1_SoC_ADA示例实测

[复制链接]
发表于 2021-12-17 10:17:37 | 显示全部楼层 |阅读模式
ADA子卡CD中有DE1_SoC_ADA示例(AD/DA通道loopback测试),但是用户手册中没有写如何测试DE1_SoC_ADA示例,其实可以直接参考4.2 A/D and D/A Converter Performance Evaluation节测试DE2_70_ADA示例步骤,以下将测试步骤以及ADA-GPIO子卡相关设置介绍如下:

所用Quartus lite v18.1版软件

1. 连接DE1-SoC与ADA-GPIO子卡(两个GPIO接口都连接);用一条SMA线连接DA-Channel B和AD-Channel B;通过USB Blaster线连接DE1-SoC与PC。

connect_board.jpg

2. 将跳帽短接ADA子卡上JP5接头上标注PLL的2个引脚,以此设置DAC B的时钟;

JP5.jpg

跳帽短接ADA子卡上JP2接头上标注PLL的2个引脚,设置ADC B的时钟;跳帽短接ADA子卡上JP3接头上的引脚1和2,选择MUX。

JP2_JP3.jpg

3. 接通DE1-SoC开发板电源,双击Demonstrations/DE1_SoC_ADA/v文件夹中的stp1.stp,打开后如下图所示。

open_stp.jpg

4. 点击“...”按钮浏览选择DE1_SoC_ADA.sof文件。

choose_file.jpg

5. 点击Program Device按钮开始烧录DE1_SoC_ADA.sof文件,烧录完成后如下图所示。

program_done.jpg

6. 点击Run Analysis按钮观测实验结果波形图,如下图所示,DA-Channel B为输入,AD-Channel B为输出。

run_result.jpg

注:在步骤1中也可以用SMA线连接DA-Channel A和AD-Channel A,DA-Channel A为输入,AD-Channel A为输出。那步骤2中的跳帽短接如下设置。
  
将跳帽短接ADA子卡上JP4接头上标注PLL的2个引脚,以此设置DAC A的时钟;

JP4.jpg

跳帽短接ADA子卡上JP1接头上标注PLL的2个引脚,设置ADC A的时钟;跳帽短接ADA子卡上JP3接头上的引脚1和2,选择MUX。

JP1_JP3.jpg

其余步骤均相同,最后测试结果如下图所示:
      
run_result_A.jpg
   



您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-3-29 15:27 , Processed in 0.060930 second(s), 19 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表