MyFPGA Forum

 找回密码
 注册
搜索
查看: 2264|回复: 0

【FAQ】GPIO接口的36个I/O与FPGA之间的串联电阻有什么作用?

[复制链接]
发表于 2021-8-23 11:00:13 | 显示全部楼层 |阅读模式
本帖最后由 bingxia 于 2021-8-23 11:01 编辑

Q: 目前想用GPIO_0_D0作GPIO输出高频(60M~100M),但是发现输出波形很差,看DE1-SoC原理图发现,在FPGA到40PIN接口串接了一个类似电阻的东西,请问这个具体是干什么的,可能影响GPIO的高频输出?
DE1-SoC_GPIO_0.jpg

A: 图中这些串联电阻(RN2、RN4、...)主要用来阻抗匹配并保护FPGA GPIO 引脚, 避免因电流过大受损,另外还可以看到每根GPIO都会接BAT54S diode 来作ESD保护, 但接了这两种元件也会增加每根GPIO引脚的电容与电阻,会影响IO 引脚的高频信号。

因为频率输出也会跟连接的对象(设备)以及连接的方式有关 (直接板对板连接,还是使用了哪一种线等),所以还需要确认测试环境、接的什么设备,什么方式连接的( 包括硬件连接方式,用到哪一种连接线)等,并提供输出波形图,我们再进一步分析输出波形很差的原因。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-3-29 06:58 , Processed in 0.039638 second(s), 22 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表