MyFPGA Forum

 找回密码
 注册
搜索
查看: 966|回复: 0

【FAQ】DDR3读写不采用流水线(pipeline)形式—one write/read at a time

[复制链接]
发表于 2021-5-21 15:32:08 | 显示全部楼层 |阅读模式
本帖最后由 Doreen 于 2021-5-24 14:09 编辑

Q:使用DE10-Nano做DDR3读写设计,  CD里面的demo  ddr3_rtl 是 流水线形式的读写,想改成” just one write  or read at a time“

A:因為我們用得DDR3(4) IP 都是需要透過AVALON BUS得介面來做讀寫。

可以請他參考AVALON BUS得文件。

https://www.intel.com/content/da ... mnl_avalon_spec.pdf
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2022-12-6 14:26 , Processed in 0.034761 second(s), 16 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表