【DE10-Nano系列教程】FPGA篇(六)--加法器

查看数: 12727 | 评论数: 12 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2020-7-20 11:30

本帖最后由 BOB_Sun 于 2020-9-2 12:18 编辑本帖为友晶科技原创帖，未经许可，不得以任何方式复制或者抄袭本文档之部分或者全部内容。如需要完整文档或转载帖子，请联系myfpga@terasic.com.cn。一、概述游客 ...

susie_xl007 发表于 2023-7-24 17:01:08

学习中,希望能尽快熟悉起来

TJHD 发表于 2022-1-10 14:20:49

在校小学生前来观看学习

maxlium 发表于 2022-1-8 22:53:34

希望有机会鉴赏博主代码

Aceeitros 发表于 2021-10-22 12:59:22

谢谢分享！内容有帮助！

545967633 发表于 2021-6-3 14:18:15

想查看全加器代码是如何编写的

liu75 发表于 2021-4-16 15:46:56

bucuo................................

BOB_Sun 发表于 2020-7-30 16:16:17

二、设备
1. 硬件

（注：Terasic DE10-Nano 是一款基于 Intel® Cyclone V SoC FPGA 的开发套件，为开发者提供了灵活的可重构硬件设计平台。如需了解该套件的详情，请访问 Terasic DE10-Nano 官网。）
2. 软件

Quartus Prime 18.1.1 Standard Edition（已安装好 USB Blaster II 驱动）
（注：Quartus Prime 软件的下载和安装可参考 "【DE10-Nano系列教程】工具篇(一)--Quartus软件安装" ，驱动的安装还可以参考"【DE10-Nano系列教程】工具篇(二)--USB Blaster II驱动安装" 。）
DE10_Nano_SystemBuilder
（注：DE10_Nano_SystemBuilder 软件可在这里下载。）
ModelSim
（注：ModelSim软件的使用可参考【DE10-Nano系列教程】工具篇(三)-ModelSim仿真。）
Signal Tap Logic Analyzer
（注：Signal Tap Logic Analyzer软件的使用可参考【DE10-Nano系列教程】工具篇(四)--Signal Tap Logic Analyzer使用。）

		自动登录	找回密码
密码			注册

回复