MyFPGA Forum

 找回密码
 注册
搜索
热搜: 活动 交友 discuz
查看: 122|回复: 6

【DE10-Nano系列教程】FPGA篇(六)--加法器

[复制链接]
发表于 2020-7-20 11:30:05 | 显示全部楼层 |阅读模式
本帖最后由 BOB_Sun 于 2020-7-30 17:12 编辑

本帖为友晶科技原创帖,未经许可,不得以任何方式复制或者抄袭本文档之部分或者全部内容。如需要完整文档或转载帖子,请联系myfpga@terasic.com.cn

一、概述

游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0
 楼主| 发表于 2020-7-30 16:16:17 | 显示全部楼层
二、设备
1. 硬件
  • PC 主机
  • Terasic DE10-Nano 开发套件
(注:Terasic DE10-Nano 是一款基于 Intel® Cyclone V SoC FPGA 的开发套件,为开发者提供了灵活的可重构硬件设计平台。如需了解该套件的详情,请访问 Terasic DE10-Nano 官网。)
2. 软件

 楼主| 发表于 2020-7-30 17:12:55 | 显示全部楼层
三            
 楼主| 发表于 2020-7-30 17:13:25 | 显示全部楼层
四、      
 楼主| 发表于 2020-7-30 17:14:03 | 显示全部楼层
五      
 楼主| 发表于 2020-7-30 17:14:36 | 显示全部楼层
六            
 楼主| 发表于 2020-7-30 17:15:58 | 显示全部楼层
本帖最后由 BOB_Sun 于 2020-7-30 17:17 编辑

附录
1. 修订历史
版本 时间 修改记录
V1.0 2020.07.08初始版本


2. 版权声明
本文档为友晶科技自主编写的原创文档,未经许可,不得以任何方式复制或者抄袭本文档之部分或者全部内容。
版权所有,侵权必究。

3. 获取帮助
如遇到任何问题,可通过以下方式获取帮助:
(1)本帖下方直接留言。
(2)联系myfpga@terasic.com.cn
(3)关注微信服务号:
服务号.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2020-8-10 13:34 , Processed in 0.113849 second(s), 18 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表