【DE10-Nano系列教程】FPGA篇(五)--流水灯

BOB_Sun · 发表于 2020-7-16 13:35:05

本帖最后由 BOB_Sun 于 2020-7-30 17:11 编辑

本帖为友晶科技原创帖，未经许可，不得以任何方式复制或者抄袭本文档之部分或者全部内容。如需要完整文档或转载帖子，请联系myfpga@terasic.com.cn。

一、概述

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

BOB_Sun · 发表于 2020-7-16 13:36:18

二、设备
1. 硬件

PC 主机
Terasic DE10-Nano 开发套件

（注：Terasic DE10-Nano 是一款基于 Intel® Cyclone V SoC FPGA 的开发套件，为开发者提供了灵活的可重构硬件设计平台。如需了解该套件的详情，请访问 Terasic DE10-Nano 官网。）
2. 软件

Quartus Prime 18.1.1 Standard Edition（已安装好 USB Blaster II 驱动）
（注：Quartus Prime 软件的下载和安装可参考 "Quartus 软件安装" ，驱动的安装还可以参考"USB Blaster II 驱动安装" 。）
DE10_Nano_SystemBuilder
（注：DE10_Nano_SystemBuilder 软件可在这里下载。）

BOB_Sun · 发表于 2020-7-16 13:37:30

本帖最后由 BOB_Sun 于 2020-7-16 14:07 编辑

三、设计思路

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

BOB_Sun · 发表于 2020-7-16 13:37:49

本帖最后由 BOB_Sun 于 2020-7-16 14:22 编辑

四、操作步骤
4.1创建Quartus工程

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

4.2 创建 Verilog 模块
在 "REG/WIRE declarations" 处填写信号类型声明语句，在 "Structural coding" 处填写逻辑功能定义语句，完整的代码如下。

游客，如果您要查看本帖隐藏内容请回复

4.3 Verilog 代码综合
代码完成后，需要检查其正确性。右键点击 "Analysis & Synthesis --> Start"，对 Verilog 代码执行语法检查和综合，如图4.6所示。

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

4.4 全编译工程
在编译工程前，点击 Quartus 工具栏 "Assignments --> Settings"，在 Compilation Process Settings 窗口中勾选 "Save Project output files in specified directory"，将编译后生成的文件保存在output_files文件夹下，点击 "Apply"，然后点击 "OK" 关闭对话框，如图4.8所示。

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

4.5 对 FPGA 编程

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

4.6 运行结果

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

BOB_Sun · 发表于 2020-7-16 13:38:12

本帖最后由 BOB_Sun 于 2020-7-16 14:13 编辑

五、回顾与拓展

游客，本帖隐藏的内容需要积分高于 2 才可浏览，您当前积分为 0

BOB_Sun · 发表于 2020-7-16 13:38:48

本帖最后由 BOB_Sun 于 2020-7-30 17:11 编辑

附录
1. 修订历史

版本	时间	修改记录
V1.0	2020.07.01	初始版本

haoliu12138 · 发表于 2021-4-7 14:59:03

非常感谢楼主的分享，thanks

Sakura · 发表于 2022-7-5 19:03:33

感谢楼主

kkkk · 发表于 2022-8-26 21:19:33

666,讲的很细致

		自动登录	找回密码
密码			注册