MyFPGA Forum

 找回密码
 注册
搜索
热搜: 活动 交友 discuz
查看: 144|回复: 5

【DE10-Nano系列教程】FPGA篇(四)--复用器

[复制链接]
发表于 2020-7-15 17:38:13 | 显示全部楼层 |阅读模式
本帖最后由 BOB_Sun 于 2020-7-30 17:10 编辑

本帖为友晶科技原创帖,未经许可,不得以任何方式复制或者抄袭本文档之部分或者全部内容。如需要完整文档或转载帖子,请联系myfpga@terasic.com.cn

一、概述

游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0
 楼主| 发表于 2020-7-15 17:38:45 | 显示全部楼层
二、设备
1. 硬件
  • PC 主机
  • Terasic DE10-Nano 开发套件
(注:Terasic DE10-Nano 是一款基于 Intel® Cyclone V SoC FPGA 的开发套件,为开发者提供了灵活的可重构硬件设计平台。如需了解该套件的详情,请访问 Terasic DE10-Nano 官网。)
2. 软件
  • Quartus Prime 18.1.1 Standard Edition(已安装好 USB Blaster II 驱动)
    (注:Quartus Prime 软件的下载和安装可参考 "Quartus 软件安装" ,驱动的安装还可以参考"USB Blaster II 驱动安装"  。)
  • DE10_Nano_SystemBuilder
    (注:DE10_Nano_SystemBuilder 软件可在这里下载。)

 楼主| 发表于 2020-7-15 17:47:49 | 显示全部楼层
本帖最后由 BOB_Sun 于 2020-7-16 13:47 编辑

三、设计思路
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0
 楼主| 发表于 2020-7-15 17:48:43 | 显示全部楼层
本帖最后由 BOB_Sun 于 2020-7-16 13:52 编辑

三、操作步骤
4.1创建Quartus工程
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0

4.2 创建 Verilog 模块
在MUX_2to1.v文件的REG/WIRE declarations空白处填写信号类型声明语句;在Structural coding空白处填写逻辑功能定义语句,完整代码如下所示:
  1. module MUX_2to1(

  2.         //////////// LED //////////
  3.     output                     [7:0]                LED,   //输出端口

  4.         //////////// SW //////////
  5.     input                      [3:0]                SW     //输入端口
  6. );

  7. //=======================================================
  8. //  REG/WIRE declarations
  9. //=======================================================
复制代码
游客,如果您要查看本帖隐藏内容请回复
  1. //=======================================================
  2. //  Structural coding
  3. //=======================================================
复制代码
  1. [code]assign x = SW[0];        //将SW[0]的逻辑输入值赋给x
  2.     assign y = SW[1];        //将SW[1]的逻辑输入值赋给y
  3.     assign s = SW[2];        //将SW[2]的逻辑输入值赋给s

  4.     assign m = (~s & x) | (s & y);   //将逻辑表达式的值赋给m

  5.     assign LED[0] = x;      //LED[0]显示数据输入x的值
  6.     assign LED[1] = y;      //LED[1]显示数据输入y的值
  7.     assign LED[2] = s;      //LED[2]显示地址输入s的值
  8.     assign LED[3] = m;      //LED[3]显示选择输出m的值
  9.     assign LED[7:4] = 4'b0;    //未使用的4个LED赋值为0

  10. endmodule
复制代码
[/code]
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0

4.3 Verilog 代码综合
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0

4.4 全编译工程
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0

4.5 对 FPGA 编程
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0

4.6 运行结果
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0
 楼主| 发表于 2020-7-15 17:50:15 | 显示全部楼层
本帖最后由 BOB_Sun 于 2020-7-16 13:55 编辑

五、回顾与拓展
游客,本帖隐藏的内容需要积分高于 2 才可浏览,您当前积分为 0
 楼主| 发表于 2020-7-15 17:51:14 | 显示全部楼层
本帖最后由 BOB_Sun 于 2020-7-30 17:10 编辑

附录
1. 修订历史
版本 时间 修改记录
V1.0 2020.07.01初始版本


2. 版权声明
本文档为友晶科技自主编写的原创文档,未经许可,不得以任何方式复制或者抄袭本文档之部分或者全部内容。
版权所有,侵权必究。

3. 获取帮助
如遇到任何问题,可通过以下方式获取帮助:
(1)本帖下方直接留言。
(2)联系myfpga@terasic.com.cn
(3)关注微信服务号:
服务号.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2020-8-9 22:46 , Processed in 0.097802 second(s), 18 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表