FPGA时序约束的一些基本概念

正文摘要:

本帖最后由 wyzhou 于 2020-6-28 16:40 编辑 1、在约束时，有4个常见的概念： Cell:指在fpga内部的功能模块，比如 寄存器，存储器块等； Pin:指的是每个模块的输入输出引脚； Net：指连接各个Pin之间的网络； Por ...