MyFPGA Forum

 找回密码
 注册
搜索
查看: 1353|回复: 0
打印 上一主题 下一主题

【FAQ】是否有DE1-SOC SDRAM相关的时序约束方面的参考

[复制链接]
跳转到指定楼层
1#
发表于 2020-6-11 17:31:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Q:使用DE1_SOC 开发板做一个nios II 的工程时,参考光盘的DE1_SoC_SDRAM_Nios_Test的例程进行操作,但是SDRAM运行不是很稳定。请问是否有DE1-SOC SDRAM相关的时序约束方面的参考?

A: 您可以参考友晶2014年DE1-SOC中文培训资料工程de1_soc_traning\de1_soc_traning\lab \Advanced_Demo\demo1_axi里的时序。该工程下载地址:http://www.myfpga.org/discuz/for ... read&tid=196841
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-7 18:44 , Processed in 0.052906 second(s), 15 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表