开启辅助访问切换到窄版

MyFPGA Forum»论坛首页 › 大赛讨论区 › 2015第一届5G算法创新大赛 › PolarCode算法讨论区 › 硬件Verilog HDL代码BPSK和AGWN问题

发新帖

查看: 5006|回复: 3

上一主题

下一主题

硬件Verilog HDL代码BPSK和AGWN问题

1^#

发表于 2015-8-5 15:08:21 | 显示全部楼层

为什么这样存取就不方便后面做加法了呢？

回复支持反对

使用道具举报

2^#

发表于 2015-8-7 08:11:43 | 显示全部楼层

有这么多数据要读，那也是没办法的事情

回复支持反对

使用道具举报

发新帖

小黑屋|手机版|Archiver|MyFPGA

GMT+8, 2024-5-16 09:23 , Processed in 0.042144 second(s), 13 queries .

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表